AS4C1M16S-7TCNTR

Alliance Memory
913-AS4C1M16S-7TCNTR
AS4C1M16S-7TCNTR

Fab. :

Description :
DRAM 16Mb, 3.3V, 143Mhz 1M x 16 SDRAM

Modèle de ECAO:
Téléchargez gratuitement le chargeur de bibliothèque pour convertir ce fichier pour votre outil ECAD. En savoir plus sur le modèle ECAD.

Disponibilité

Stock:
Non stocké
Délai usine :
12 Semaines Délai de production estimé en usine.
Minimum : 1   Multiples : 1
Prix unitaire:
-,-- €
Ext. Prix:
-,-- €
Tarif est.:
Conditionnement:
Bobine complète(s) (commandez en multiples de 1000)

Prix (EUR)

Qté. Prix unitaire
Ext. Prix
Ruban à découper / MouseReel™
3,63 € 3,63 €
3,39 € 33,90 €
3,29 € 82,25 €
3,22 € 161,00 €
3,14 € 314,00 €
2,98 € 745,00 €
2,97 € 1 485,00 €
Bobine complète(s) (commandez en multiples de 1000)
2,86 € 2 860,00 €
† Les frais pour 5,00 € MouseReel™ seront calculés et ajoutés à votre panier. Les commandes MouseReel™ ne peuvent être ni annulées ni retournées.

Attribut de produit Valeur d'attribut Sélectionner l'attribut
Alliance Memory
Catégorie du produit: DRAM
RoHS:  
SDRAM
16 Mbit
16 bit
143 MHz
TSOP-II-50
1 M x 16
5.4 ns
3 V
3.6 V
0 C
+ 70 C
AS4C1M16S-7
Reel
Cut Tape
MouseReel
Marque: Alliance Memory
Sensibles à l’humidité: Yes
Style de montage: SMD/SMT
Type de produit: DRAM
Nombre de pièces de l'usine: 1000
Sous-catégorie: Memory & Data Storage
Courant d’alimentation maximal: 70 mA
Produits trouvés:
Pour consulter des produits similaires, sélectionnez au moins une case.
Sélectionnez au moins une case pour consulter des produits similaires dans cette catégorie.
Attributs sélectionnés: 0

Codes de conformité
CNHTS:
8542319090
USHTS:
8542320002
JPHTS:
854232021
KRHTS:
8542321010
MXHTS:
8542320201
ECCN:
EAR99
Classifications d’origine
Pays d'origine:
Taïwan
Pays d'origine de l'assemblage:
Taïwan
Pays de diffusion:
Taïwan
Le pays est susceptible de changer au moment de l’expédition.

AS4C SDRAM

Alliance Memory AS4C SDRAM is high-speed CMOS synchronous DRAM containing 64Mbits, 128Mbits, or 256Mbits. They are internally configured as 4 banks of 1M, 2M, or 4M word x 16 DRAM with a synchronous interface (all signals are registered on the positive edge of the clock signal, CLK). Read and write accesses to the SDRAM are burst oriented, accesses start at a selected location and continue for a programmed number of locations in a programmed sequence. Accesses begin with the registration of a BankActivate command, which is then followed by a Read or Write command.