Renesas Electronics SRAM asynchrones

La SRAM asynchrone (ou mémoire d’accès aléatoire statique asynchrone) stocke les données à l’aide d’une méthode statique, dans laquelle les données restent constantes tant que l’alimentation électrique est envoyée au dispositif. Cette méthode est différente de la DRAM (RAM dynamique), qui nécessite constamment un rafraîchissement des données stockées dans la mémoire.

Comme la SRAM asynchrone stocke les données de façon statique, elle est plus rapide et nécessite moins de puissance que la DRAM. Par ailleurs, la SRAM est créée à l’aide d’une topologie de circuit plus complexe et est donc moins dense et plus coûteuse à fabriquer que la DRAM. Par conséquent, la DRAM est le plus souvent utilisée comme mémoire principale pour les ordinateurs personnels. En revanche, les SRAM asynchrones sont couramment utilisées dans des applications de mémoire de petite taille, telles que la mémoire cache UCT / CPU, les tampons de disque dur, les équipements de réseau, l’électronique grand public et les appareils. Les SRAM Synchrones utilisent des horloges pour la lecture et l'écriture, tandis que les signaux asynchrones contrôlent généralement les SRAM asynchrones.

Les paramètres clés pour choisir une SRAM asynchrone sont les suivants :

Densité : c’est le nombre de bits que la SRAM asynchrone doit contenir en mémoire. Renesas propose des tailles pouvant atteindre 4 Mo.
Largeur de bus : nombre de « voies » utilisées pour lire et pour écrire en mémoire. Renesas propose des options de 8 et 16 bits.
Tension de base : tension d'alimentation utilisée pour alimenter la SRAM asynchrone. Ceci est généralement défini par les rails d'alimentation disponibles dans le système et a souvent des implications sur la tension d'E/S requise pour lire et écrire dans la mémoire. Renesas propose des options standard de 5 et 3,3 V.
Tension d'E/S : tension utilisée pour l'entrée et pour la sortie de données ; pour certains dispositifs, elle est distincte de la tension de base.
Temps d'accès : temps nécessaire pour lire ou pour écrire en mémoire. Idéalement, le temps d'accès de la SRAM asynchrone doit être suffisamment rapide pour suivre le CPU. Sinon, le CPU perdra un certain nombre de cycles d'horloge, ce qui le ralentira. Le Renesas offre des temps d’accès descendant jusqu'à 10 ns.