AS4C128M16D2-25BCN

Alliance Memory
913-A4C128M16D225BCN
AS4C128M16D2-25BCN

Fab. :

Description :
DRAM DDR2, 2G, 128M x 16, 1.8V, 400Mhz, 84ball FBGA, Commercial Temp - Tray

Modèle de ECAO:
Téléchargez gratuitement le chargeur de bibliothèque pour convertir ce fichier pour votre outil ECAD. En savoir plus sur le modèle ECAD.

En stock: 486

Stock:
486 Expédition possible immédiatement
Délai usine :
16 Semaines Délai de production estimé en usine pour des quantités supérieures à celles indiquées.
Minimum : 1   Multiples : 1
Prix unitaire:
-,-- €
Ext. Prix:
-,-- €
Tarif est.:

Prix (EUR)

Qté. Prix unitaire
Ext. Prix
25,70 € 25,70 €
23,80 € 238,00 €
23,04 € 576,00 €
22,48 € 1 124,00 €
21,67 € 2 167,00 €
21,12 € 5 280,00 €

Attribut de produit Valeur d'attribut Sélectionner l'attribut
Alliance Memory
Catégorie du produit: DRAM
RoHS:  
SDRAM - DDR2
2 Gbit
16 bit
400 MHz
FBGA-84
128 M x 16
400 ps
1.7 V
1.9 V
0 C
+ 95 C
AS4C128M16D2
Tray
Marque: Alliance Memory
Sensibles à l’humidité: Yes
Style de montage: SMD/SMT
Type de produit: DRAM
Nombre de pièces de l'usine: 162
Sous-catégorie: Memory & Data Storage
Courant d’alimentation maximal: 300 mA
Poids de l''unité: 6,649 g
Produits trouvés:
Pour consulter des produits similaires, sélectionnez au moins une case.
Sélectionnez au moins une case pour consulter des produits similaires dans cette catégorie.
Attributs sélectionnés: 0

Codes de conformité
CNHTS:
8542319090
USHTS:
8542320036
JPHTS:
854232021
KRHTS:
8542321010
MXHTS:
8542320201
ECCN:
EAR99
Classifications d’origine
Pays d'origine:
Taïwan
Pays d'origine de l'assemblage:
Taïwan
Pays de diffusion:
Taïwan
Le pays est susceptible de changer au moment de l’expédition.

DDR2 SDRAM

Alliance Memory DDR2 SDRAM is designed to comply with DDR2 SDRAM key features. Features such as posted CAS# with additive latency, Write latency=Read latency -1, and On-Die Termination (ODT). All of the control and address inputs are synchronized with a pair of externally supplied differential clocks. Inputs are latched at the cross point of differential clocks (CK rising and CK# falling). All I/Os are synchronized with a pair of bidirectional strobes (DQS and DQS#) in a source synchronous fashion. The address bus is used to convey row, column, and bank address information in RAS #, CAS# multiplexing style.