10M04DAF256A7G

Altera
989-10M04DAF256A7G
10M04DAF256A7G

Fab. :

Description :
FPGA - Réseau prédiffusé programmable par l'utilisateur

Modèle de ECAO:
Téléchargez gratuitement le chargeur de bibliothèque pour convertir ce fichier pour votre outil ECAD. En savoir plus sur le modèle ECAD.

En stock: 90

Stock:
90 Expédition possible immédiatement
Minimum : 1   Multiples : 1
Prix unitaire:
-,-- €
Ext. Prix:
-,-- €
Tarif est.:

Prix (EUR)

Qté. Prix unitaire
Ext. Prix
32,46 € 32,46 €
25,96 € 649,00 €
25,33 € 2 279,70 €
540 Devis

Attribut de produit Valeur d'attribut Sélectionner l'attribut
Altera
Catégorie du produit: FPGA - Réseau prédiffusé programmable par l'utilisateur
RoHS:  
MAX 10 10M04
4000 LE
189 kbit
178 I/O
1.15 V
1.25 V
- 40 C
+ 125 C
SMD/SMT
FBGA-256
AEC-Q100
Tray
Marque: Altera
Fréquence de fonctionnement max.: 450 MHz
Sensibles à l’humidité: Yes
Nombre de blocs logiques - LAB: 250 LAB
Tension d'alimentation de fonctionnement: 1.2 V
Type de produit: FPGA - Field Programmable Gate Array
Nombre de pièces de l'usine: 90
Sous-catégorie: Programmable Logic ICs
Nom commercial: MAX
Raccourcis pour l'article N°: 983295
Produits trouvés:
Pour consulter des produits similaires, sélectionnez au moins une case.
Sélectionnez au moins une case pour consulter des produits similaires dans cette catégorie.
Attributs sélectionnés: 0

Cette fonctionnalité nécessite l'activation de JavaScript.

TARIC:
8542399000
CNHTS:
8542399000
USHTS:
8542310060
ECCN:
EAR99

FPGA MAX® 10

Les FPGA MAX® 10 d'Altera révolutionnent l'intégration non volatile en fournissant des capacités avancées de traitement dans un dispositif logique programmable à bas coût, à mise en marche immédiate et de petites dimensions. Avec un accès rapide à la documentation et au logiciel Quartus® II (BETA), les clients peuvent compiler et exécuter des analyses de temps pour une commercialisation accélérée. Les FPGA MAX 10 reposent sur la technologie flash intégrée 55 nm de TSMC, permettant une configuration avec mise en marche immédiate afin que les utilisateurs puissent contrôler rapidement la mise sous tension ou l'initialisation des autres composants dans le système. Les dispositifs comprennent également des capacités FPGA complètes telles que le traitement numérique du signal, la fonctionnalité analogique, la prise en charge du processeur intégré Nios II et des contrôleurs mémoire.
En savoir plus