LTC6951IUHF-1#PBF

584-LTC6951IUHF-1PBF
LTC6951IUHF-1#PBF

Fab. :

Description :
Gnrateur d'horloge/Correcteur de gigue Ultralow Jitter Multi-Out Clock Synthesi

Cycle de vie:
Obsolète
Modèle de ECAO:
Téléchargez gratuitement le chargeur de bibliothèque pour convertir ce fichier pour votre outil ECAD. En savoir plus sur le modèle ECAD.
Mouser ne vend pas actuellement ce produit dans votre région.

Disponibilité

Stock:

Attribut de produit Valeur d'attribut Sélectionner l'attribut
Analog Devices Inc.
Catégorie du produit: Gnrateur d'horloge/Correcteur de gigue
Restrictions en matière d'expédition :
 Mouser ne vend pas actuellement ce produit dans votre région.
RoHS:  
5 Output
2.7 GHz
CML, LVDS
QFN-40
425 MHz
3.15 V
5.25 V
- 40 C
+ 105 C
LTC6951
SMD/SMT
Tube
Marque: Analog Devices
Courant d'alimentation de fonctionnement: 210 mA
Produit: Clock Synthesizers
Type de produit: Clock Synthesizers / Jitter Cleaners
Nombre de pièces de l'usine: 52
Sous-catégorie: Clock & Timer ICs
Type: Low Jitter
Poids de l''unité: 102 mg
Produits trouvés:
Pour consulter des produits similaires, sélectionnez au moins une case.
Sélectionnez au moins une case pour consulter des produits similaires dans cette catégorie.
Attributs sélectionnés: 0

Codes de conformité
CNHTS:
8542399000
CAHTS:
8542390000
USHTS:
8542390090
MXHTS:
8542399999
ECCN:
EAR99
Classifications d’origine
Pays d'origine:
Malaisie
Pays d'origine de l'assemblage:
Non disponible
Pays de diffusion:
Non disponible
Le pays est susceptible de changer au moment de l’expédition.

LTC695x Ultra-low Jitter Clock Synthesizers

Analog Devices Inc. LTC695x Ultra-low Jitter Clock Synthesizers offer designers clocking solutions that help maximize the data converter signal-to-noise ratio (SNR). The LTC695x Ultra-low Jitter Clock Synthesizers are easily synchronized using the Analog Devices synchronization programs. The EZSync™ multi-chip synchronization ensures consistent edge alignment across all outputs. ParallelSync™ multi-chip parallel synchronization allows designers to re-time the outputs of multiple ICs to the common reference clock. This process enables reference-aligned synchronization in the reference clock domain with an easy-to-meet nanosecond range setup and holds time requirements.