Il semble que vous ayez désactivé JavaScript dans votre navigateur. Certaines fonctions sur cette page ne fonctionneront pas à moins que vous vous connectiez.

Vous voyez une erreur ?

SATA3H-CPUless-IP-VT7

Name: Design Gateway SATA3H-CPUless-IP-VT7
Brand: Design Gateway
SKU: 408-CPULESS-IP-VT7
Price: 35943.7 EUR
Availability: OutOfStock

Les images sont fournies à titre indicatif
Voir les caractéristiques du produit

N° Mouser :

408-CPULESS-IP-VT7

N° de fab. :

SATA3H-CPUless-IP-VT7

Fab. :

Design Gateway

Description :

Logiciel de développement CPU less SATA Host IP core for Xilinx Virtex-7

Fiche technique:

SATA3H-CPUless-IP-VT7 Fiche technique (PDF)

Plus d'informations

En savoir plus à propos de Design Gateway SATA3H-CPUless-IP-VT7

Disponibilité

Stock:: Les clés de licence logicielle seront fournies par e-mail.

Entrez la quantité:

Minimum : 1 Multiples : 1

Prix unitaire:

-,-- €

Ext. Prix:

-,-- €

Tarif est.:

Ce produit est expédié GRATUITEMENT

Prix (EUR)

Qté.	Prix unitaire	Ext. Prix
	35 943,70 €	35 943,70 €

.hidden-for-nojs { display: none; } .pull-right-nojs { justify-content: flex-end; }

Attribut de produit	Valeur d'attribut	Sélectionner l'attribut
Fabricant:	Design Gateway
Catégorie du produit:	Logiciel de développement
Produit:	IP Core - SATA3H-CL
À utiliser avec:	Xilinx Virtex-7
Marque:	Design Gateway
Pays d’assemblage:	Not Available
Pays de diffusion:	Not Available
Pays d'origine:	Not Available
Type de produit:	Development Software
Sous-catégorie:	Embedded Solutions

Produits trouvés:

Pour consulter des produits similaires, sélectionnez au moins une case.

Sélectionnez au moins une case pour consulter des produits similaires dans cette catégorie.

Attributs sélectionnés: 0

Filtrer les documents:

Fiche technique

SATA3H-CPUless-IP-VT7 Fiche technique (PDF)

SATA3 Host CPUless IP Core

Design Gateway SATA3 Host CPUless IP Core is designed to be an all-in-one system containing the application, transport, and link layers in one IP. This helps the connection with the PHY layer implemented by the transceiver without CPU and DDR usage. The SATA Physical layer is designed using an HDL code to control the transceiver following the SATA protocol. The interface module is connected between the SATA3H-CL IP and the SATA device. This SATA3 IP core PHY is provided in the reference design in the release stuff for the IP customer. The SATA3 host IP core features a dgIF typeS user interface that is very easy to access and comes with a control and data interface.