GS880Z36CGT-150I

GSI Technology
464-GS880Z36CGT-150I
GS880Z36CGT-150I

Fab. :

Description :
SRAM 2.5 or 3.3V 256K x 36 9M

Modèle de ECAO:
Téléchargez gratuitement le chargeur de bibliothèque pour convertir ce fichier pour votre outil ECAD. En savoir plus sur le modèle ECAD.

En stock: 55

Stock:
55 Expédition possible immédiatement
Minimum : 1   Multiples : 1
Prix unitaire:
-,-- €
Ext. Prix:
-,-- €
Tarif est.:

Prix (EUR)

Qté. Prix unitaire
Ext. Prix
13,33 € 13,33 €
12,38 € 123,80 €
12,00 € 300,00 €
11,71 € 585,50 €
10,42 € 750,24 €
10,08 € 2 903,04 €
9,84 € 4 959,36 €
9,63 € 9 707,04 €
2 520 Devis

Attribut de produit Valeur d'attribut Sélectionner l'attribut
GSI Technology
Catégorie du produit: SRAM
RoHS:  
9 Mbit
256 k x 36
7.5 ns
150 MHz
Parallel
3.6 V
2.3 V
150 mA, 160 mA
- 40 C
+ 85 C
SMD/SMT
TQFP-100
Tray
Marque: GSI Technology
Type de mémoire: SDR
Sensibles à l’humidité: Yes
Type de produit: SRAM
Série: GS880Z36CGT
Nombre de pièces de l'usine: 72
Sous-catégorie: Memory & Data Storage
Nom commercial: NBT SRAM
Type: NBT
Poids de l''unité: 23,025 g
Produits trouvés:
Pour consulter des produits similaires, sélectionnez au moins une case.
Sélectionnez au moins une case pour consulter des produits similaires dans cette catégorie.
Attributs sélectionnés: 0

Cette fonctionnalité nécessite l'activation de JavaScript.

Codes de conformité
TARIC:
8542324500
CNHTS:
8542319090
CAHTS:
8542320041
USHTS:
8542320041
JPHTS:
854232029
KRHTS:
8542321020
MXHTS:
8542320201
ECCN:
3A991.b.2.b
Classifications d’origine
Pays d'origine:
Taïwan
Pays d'origine de l'assemblage:
Non disponible
Pays de diffusion:
Non disponible
Le pays est susceptible de changer au moment de l’expédition.

NBT SRAMs

GSI Technology NBT SRAMs are 144Mbit and 288Mbit Synchronous Static SRAMs that utilize all available bus bandwidth. The SRAMs achieve this by eliminating the need to insert deselect cycles when the device is switched from read to write cycles. The devices' simplified interface is designed to use a data bus's maximum bandwidth. Because it is a synchronous device, address, data inputs, and read/write control inputs are captured on the rising edge of the input clock.