IS43LR16640A-5BL

ISSI
870-IS43LR16640A-5BL
IS43LR16640A-5BL

Fab. :

Description :
DRAM 1G, 1.8V, Mobile DDR, 64Mx16, 200Mhz, 60 ball BGA (8mmx10mm) RoHS

Modèle de ECAO:
Téléchargez gratuitement le chargeur de bibliothèque pour convertir ce fichier pour votre outil ECAD. En savoir plus sur le modèle ECAD.

Disponibilité

Stock:
Non stocké
Minimum : 300   Multiples : 300
Prix unitaire:
-,-- €
Ext. Prix:
-,-- €
Tarif est.:
Ce produit est expédié GRATUITEMENT

Prix (EUR)

Qté. Prix unitaire
Ext. Prix
12,24 € 3 672,00 €
11,93 € 7 158,00 €
1 200 Devis

Attribut de produit Valeur d'attribut Sélectionner l'attribut
ISSI
Catégorie du produit: DRAM
RoHS:  
SDRAM Mobile - LPDDR
1 Gbit
16 bit
200 MHz
BGA-60
64 M x 16
5 ns
1.7 V
1.95 V
0 C
+ 70 C
IS43LR16640A
Tray
Marque: ISSI
Sensibles à l’humidité: Yes
Style de montage: SMD/SMT
Type de produit: DRAM
Nombre de pièces de l'usine: 300
Sous-catégorie: Memory & Data Storage
Courant d’alimentation maximal: 95 mA
Produits trouvés:
Pour consulter des produits similaires, sélectionnez au moins une case.
Sélectionnez au moins une case pour consulter des produits similaires dans cette catégorie.
Attributs sélectionnés: 0

Cette fonctionnalité nécessite l'activation de JavaScript.

Codes de conformité
CNHTS:
8542319090
USHTS:
8542320032
JPHTS:
854232021
MXHTS:
8542320201
ECCN:
EAR99
Classifications d’origine
Pays d'origine:
Taïwan
Pays d'origine de l'assemblage:
Non disponible
Pays de diffusion:
Taïwan
Le pays est susceptible de changer au moment de l’expédition.

Mobile DDR SDRAM

ISSI Mobile DDR SDRAM is organized as 4 banks of 16,777,216 words x 16 bits and uses a double-data-rate architecture to achieve high-speed operation. The Data Input/Output signals are transmitted on a 16-bit bus. The double data rate architecture is essentially a 2N prefetch architecture with an interface designed to transfer two data words per clock cycle at the I/O pins. ISSI Mobile DDR SDRAM offers fully synchronous operations referenced to both rising and falling edges of the clock. The data paths are internally pipelined and 2n-bits prefetched to achieve very high bandwidth. All input and output voltage levels are compatible with LVCMOS.