AD3421QRWERQ1

Texas Instruments
595-AD3421QRWERQ1
AD3421QRWERQ1

Fab. :

Description :
Convertisseurs analogique-numérique - CAN Automotive quad-chan nel 12-bit 25-MSPS A 595-AD3421QRWETQ1

Modèle de ECAO:
Téléchargez gratuitement le chargeur de bibliothèque pour convertir ce fichier pour votre outil ECAD. En savoir plus sur le modèle ECAD.

Disponibilité

Stock:
Non stocké
Délai usine :
18 Semaines Délai de production estimé en usine.
Minimum : 2000   Multiples : 2000
Prix unitaire:
-,-- €
Ext. Prix:
-,-- €
Tarif est.:
Ce produit est expédié GRATUITEMENT

Prix (EUR)

Qté. Prix unitaire
Ext. Prix
Bobine complète(s) (commandez en multiples de 2000)
22,67 € 45 340,00 €

Autre conditionnement

Fab. Numéro de référence:
Conditionnement:
Reel, Cut Tape, MouseReel
Disponibilité:
En stock
Prix:
35,49 €
Min.:
1

Produit similaire

Texas Instruments AD3421QRWETQ1
Texas Instruments
Convertisseurs analogique-numérique - CAN Automotive quad-chan nel 12-bit 25-MSPS A 595-AD3421QRWERQ1

Attribut de produit Valeur d'attribut Sélectionner l'attribut
Texas Instruments
Catégorie du produit: Convertisseurs analogique-numérique - CAN
RoHS:  
ADC3421
SMD/SMT
VQFNP-56
12 bit
4 Channel
Serial
25 MS/s
Differential
Pipeline
1.8 V
1.8 V
68.9 dB
- 40 C
+ 125 C
Reel
Marque: Texas Instruments
Pays d’assemblage: Not Available
Pays de diffusion: Not Available
Pays d'origine: Not Available
ENOB - Nombre de bits significatifs: 11.1 bit
Erreur de gain: - 2 %/FSR
Sensibles à l’humidité: Yes
Nombre de convertisseurs: 4 Converter
Type de sortie: Digital
Consommation d'énergie: 177 mW
Produit: Analog to Digital Converters
Type de produit: ADCs - Analog to Digital Converters
Type de référence: Internal
SFDR - Gamme dynamique exempte de parasites: 82 dBc
Arrêt: No Shutdown
SINAD - Rapports signal-bruit et distorsion: 68.7 dB
Nombre de pièces de l'usine: 2000
Sous-catégorie: Data Converter ICs
THD - Distorsion harmonique totale: 80 dBc
Type: Automotive
Produits trouvés:
Pour consulter des produits similaires, sélectionnez au moins une case.
Sélectionnez au moins une case pour consulter des produits similaires dans cette catégorie.
Attributs sélectionnés: 0

Cette fonctionnalité nécessite l'activation de JavaScript.

USHTS:
8542390030
ECCN:
EAR99

ADC342x/ADC342x-Q1 Quad-Channel 12-Bit ADCs

Texas Instruments ADC342x/ADC342x-Q1 Quad-Channel 12-Bit Analog-to-Digital Converters are a high-linearity, ultra-low power, quad-channel, 12-bit, 25-MSPS to 125-MSPS, analog-to-digital converters (ADCs). The devices are designed specifically to support demanding, high input frequency signals with large dynamic range requirements. An input clock divider allows more flexibility for system clock architecture design and the SYSREF input enables complete system synchronization. The ADC342x supports serial low-voltage differential signaling (LVDS) in order to reduce the number of interface lines, thus allowing for high system integration density. The serial LVDS interface is two-wire, where each ADC data are serialized and output over two LVDS pairs. An internal phase-locked loop (PLL) multiplies the incoming ADC sampling clock to derive the bit clock that is used to serialize the 12-bit output data from each channel. The ADC342x-Q1 devices are AEC-Q100 qualified for automotive applications.

CAN 12/24 bits haut débit ADC3x

Texas Instrument ADC3x High-Speed 12/14-Bit Analog-to Digital Converters are a high-linearity, ultra-low power, dual-channel, 12 or 14-bit, 25-MSPS to 125-MSPS, analog-to-digital converters (ADCs). These devices are designed specifically to support demanding, high input frequency signals with large dynamic range requirements. An input clock divider allows more flexibility for system clock architecture design and the SYSREF input enables complete system synchronization. The ADC3x supports serial low-voltage differential signaling (LVDS) in order to reduce the number of interface lines, thus allowing for high system integration density. The serial LVDS interface is two-wire, where each ADC data are serialized and output over two LVDS pairs. An internal phase-locked loop (PLL) multiplies the incoming ADC sampling clock to derive the bit clock that is used to serialize the 12 or 14-bit output data from each channel.
Learn More