TMS320VC5501ZZZ300

595-S320VC5501ZZZ300
TMS320VC5501ZZZ300

Fab. :

Description :
Processeurs et contrôleurs à signaux numériques - DSP, DSC Fixed-Pt Dig Signal Proc

Cycle de vie:
Obsolète
Modèle de ECAO:
Téléchargez gratuitement le chargeur de bibliothèque pour convertir ce fichier pour votre outil ECAD. En savoir plus sur le modèle ECAD.
Mouser ne vend pas actuellement ce produit dans votre région.

Disponibilité

Stock:

Attribut de produit Valeur d'attribut Sélectionner l'attribut
Texas Instruments
Catégorie du produit: Processeurs et contrôleurs à signaux numériques - DSP, DSC
Restrictions en matière d'expédition :
 Mouser ne vend pas actuellement ce produit dans votre région.
RoHS:  
DSPs
C55x
1 Core
300 MHz
BGA-201 Microstar
32 kB
32 kB
16 kB
1.26 V
TMS320VC5501
TMS320
SMD/SMT
- 40 C
+ 85 C
Tray
Marque: Texas Instruments
Pays d’assemblage: Not Available
Pays de diffusion: Not Available
Pays d'origine: PH
Largeur du bus de données: 32 bit
Taille de la ROM de données: 32 kB
Type d'instructions: Fixed Point
Sensibles à l’humidité: Yes
Nombre d'E/S: 8 I/O
Type de produit: DSP - Digital Signal Processors & Controllers
Type de la mémoire programme: Asynchronous SRAM, EPROM, Synchronous SDRAM, SBSRAM
Nombre de pièces de l'usine: 126
Sous-catégorie: Embedded Processors & Controllers
Poids de l''unité: 479,700 mg
Produits trouvés:
Pour consulter des produits similaires, sélectionnez au moins une case.
Sélectionnez au moins une case pour consulter des produits similaires dans cette catégorie.
Attributs sélectionnés: 0

Cette fonctionnalité nécessite l'activation de JavaScript.

TARIC:
8542319000
CNHTS:
8542319090
CAHTS:
8542310000
USHTS:
8542310035
JPHTS:
8542310335
KRHTS:
8542311000
MXHTS:
8542310399
ECCN:
3A991.a.2

Processeur de signal numérique à point fixe TMS320VC5501

Le processeur de signaux numériques (DSP) à points fixes TMS320VC5501 de Texas Instruments est basé sur le cœur de processeur CPU de génération DSP TMS320C55x. L'architecture DSP TMS320C55x de Texas Instruments atteint de hautes performances et une faible puissance grâce à un parallélisme accru et une concentration totale sur la réduction de la dissipation de puissance. Le CPU prend en charge une structure de bus interne composée d'un bus de programme, de trois bus de lecture de données, de deux bus d'écriture de données et de bus supplémentaires dédiés à l'activité périphérique et DMA. Ces bus permettent d'effectuer jusqu'à trois lectures de données et deux écritures de données en un seul cycle. En parallèle, le contrôleur DMA peut effectuer jusqu'à deux transferts de données par cycle indépendamment de l'activité du CPU.