Analog Devices Inc. Convertisseur analogique-numérique (CAN) 16 bits AD9652
Le convertisseur analogique-numérique (CAN) 16 bits AD9652 de Analog Devices offre une vitesse d'échantillonnage pouvant atteindre 310 MS/s. Il est conçu pour servir les applications de traitement de signal à haute vitesse les plus exigeantes, qui nécessitent une plage dynamique exceptionnelle sur une large plage de fréquences d'entrée (jusqu'à 465 MHz). Son seuil de bruit exceptionnellement bas de -157,6 dBFS et ses performances en termes de gamme dynamique exempte de parasites (SFDR) de signaux larges (généralement supérieure à 85 dBFS) permettent de résoudre les signaux les plus faibles en présence de signaux larges. Ses doubles noyaux CAN comprennent une architecture en pipeline sur plusieurs étages, avec une logique de correction d'erreur de sortie intégrée. Un tampon sur puce hautes performances et une référence de tension interne simplifient l'interface vers les circuits d'attaque externes tout en préservant les performances exceptionnelles du CAN.Caractéristiques
- High dynamic range
- SNR = 75.0dBFS at 70MHz (AIN = −1dBFS)
- SFDR = 87dBc at 70MHz (AIN = −1dBFS)
- Noise spectral density (NSD) = −156.7dBFS/Hz input noise at −1dBFS at 70MHz
- NSD = −157.6dBFS/Hz for small signal at −7dBFS at 70MHz
- 90dB channel isolation/crosstalk
- On-chip dithering (improves small signal linearity)
- Excellent IF sampling performance
- SNR = 73.7dBFS at 170MHz (AIN = −1dBFS)
- SFDR = 85dBc at 170MHz (AIN = −1dBFS)
- Full power bandwidth of 465MHz
- On-chip 3.3V buffer
- Programmable input span of 2V p-p to 2.5V p-p (default)
- Differential clock input receiver with 1, 2, 4, and 8 integer inputs (clock divider input accepts up to 1.24GHz)
- Internal ADC clock duty cycle stabilizer
- SYNC input allows multichip synchronization
- Total power consumption: 2.16W
- 3.3V and 1.8V supply voltages
- DDR LVDS (ANSI-644 levels) outputs
- Serial port control
- Energy saving power-down modes
Applications
- Military radar and communications
- Multimode digital receivers (3G or 4G)
- Test and instrumentation
- Smart antenna systems
Functional Block Diagram
Publié le: 2014-07-10
| Mis à jour le: 2022-03-11
