Altera Suite d'IA de FPGA

La Suite d'IA de FPGA d'Altera est une plateforme complète de développement conçue pour rationaliser la création de solutions d'inférence d'IA sur des FPGA. La plateforme s'intègre parfaitement aux cadres populaires d'IA tels que TensorFlow et PyTorch, ainsi qu'à l'ensemble d'outils OpenVINO, ce qui permet une optimisation et un déploiement efficaces de modèles. La suite utilise le logiciel Quartus Prime d'Intel^® pour faciliter l'intégration de l'IP d'inférence d'IA dans les conceptions de FPGA, en garantissant des performances élevées et une faible latence. De plus, elle prend en charge une large gamme de modèles préentraînés de l'Open Model Zoo, ce qui permet la rapidité et la facilité de la conversion et du déploiement de modèles. Cela fait de la Suite d'IA de FPGA d'Altera un choix idéal pour les développeurs qui cherchent à exploiter la puissance des FPGA pour des applications d'IA dans des domaines tels que les télécommunications, les centres de données et l'automatisation industrielle.

Caractéristiques

Hautes performances - Le FPGA Agilex™ 7 de série M peut atteindre une performance théorique maximale de 88,5 INT8 TO/s, ou 3 679 images Resnet-50 par seconde à 90 % d'utilisation du FPGA.
Prix total de possession réduit grâce à une simple intégration au système - intégrez l'IP de l'IA à d'autres composants de niveau de système pour obtenir une empreinte, une consommation d'énergie et une latence moindres.
Prise en charge de l'interface utilisateur de l'IA - utilisez une interface utilisateur de l'IA telle que TensorFlow, Caffe, Pytorch, MXNet, Keras ou ONNX.
Flux simples et standard - Créez et ajoutez l'IP d'inférence d'IA aux conceptions actuelles ou émergentes de FPGA grâce au logiciel Quartus Prime ou Platform Designer.
Accès aux modèles préentraînés - La suite d'AI de FGPA prend en charge la plupart des modèles de l'Open Model Zoo.

Conversion fluide de modèles préentraînés - L'ensemble d'outils OpenVINO convertit les modèles de la plupart des cadres standard en représentations intermédiaires.
Génération optimisée d'IP d'IA par bouton-poussoir - génère sans problème des IP optimaux d'inférence d'IA à partir de modèles préentraînés d'IA en balayant l'espace de conception pour des ressources optimales vis-à-vis de cibles en matière de performances.
Validation précoce de modèles sans matériel - L'émulation logicielle précise en termes de bits de l'IP d'inférence d'IA est disponible via l'interface de plugin OpenVINO, ce qui permet une évaluation plus rapide de la précision du modèle sans matériel.

Applications

Systèmes (d'intelligence artificielle) de vision par ordinateur
Imagerie et diagnostic médicaux
Industrie
Centres de données

Automatisation industrielle
Télécommunications
Militaire
Radiodiffusion

Flux de développement d'inférences

Le flux de développement combine parfaitement un flux de travail matériel et logiciel en flux de travail générique de bout en bout pour l'IA. Les étapes sont les suivantes :

1. OpenVINO Model Optimizer convertit votre modèle préentraîné en fichiers de réseau intermédiaire de représentations (.xml) et en fichiers de poids et de biais (.bin).

2. Le compilateur FGPA AI Suite est utilisé pour :

- Fournir des estimations de la surface ou des mesures de performance pour un fichier d'architecture donnée ou produire un fichier d'architecture optimisée. (L'architecture correspond aux paramètres d'IP d'inférence tels que la taille du tableau de PE, les précisions, les fonctions d'activation, les largeurs d'interfaces, les tailles de fenêtres, etc.)

- Compilation des fichiers de réseau en fichier .bin avec des partitions de réseau pour FPGA ou pour CPU (ou pour les deux), ainsi que des poids et des polarités.

3. Le fichier .bin compilé est importé par l'application d'inférence d'utilisateur en temps réel. Les interfaces de programmation d'applications (API) en temps réel incluent l'API de moteur d'inférence (CPU et FPGA de partition en temps réel, planification d'inférences) et l'IA de FPGA (mémoire de DDR, blocs matériels de FPGA).

4. Des conceptions de référence sont disponibles pour démontrer les opérations de base d'importation de .bin et d'exécution d'inférence sur le FPGA avec des CPU hôtes de prise en charge (processeurs x86 et Arm^®) ainsi que d'opérations d'inférence sans hôte.

5. L'émulation logicielle de l'IP de FPGA AI Suite est accessible via l'interface du plugin OpenVINO, permettant une évaluation plus rapide de la précision de l'IP d'AI de FGPA sans accès au matériel (disponible uniquement pour un FPGA Agilex™ 5).