ZL30256LFG7

Microchip Technology
579-ZL30256LFG7
ZL30256LFG7

Fab. :

Description :
Gnrateur d'horloge/Correcteur de gigue Dual Channel Jitter Attenuator

Modèle de ECAO:
Téléchargez gratuitement le chargeur de bibliothèque pour convertir ce fichier pour votre outil ECAD. En savoir plus sur le modèle ECAD.

Disponibilité

Stock:
Non stocké
Délai usine :
17 Semaines Délai de production estimé en usine.
Minimum : 1   Multiples : 1
Prix unitaire:
-,-- €
Ext. Prix:
-,-- €
Tarif est.:

Prix (EUR)

Qté. Prix unitaire
Ext. Prix
28,08 € 28,08 €
23,52 € 588,00 €

Attribut de produit Valeur d'attribut Sélectionner l'attribut
Microchip
Catégorie du produit: Gnrateur d'horloge/Correcteur de gigue
RoHS:  
18 Output
1.045 GHz
CMOS, HCSL, HSTL, LVDS, LVPECL
CMOS
LGA-80
900 MHz
1.71 V
3.465 V
- 40 C
+ 85 C
SMD/SMT
Tray
Marque: Microchip Technology
Sensibles à l’humidité: Yes
Courant d'alimentation de fonctionnement: 296 mA, 422 mA
Pd - Dissipation d’énergie : 1.3 W
Produit: Jitter Attenuators
Type de produit: Clock Synthesizers / Jitter Cleaners
Nombre de pièces de l'usine: 176
Sous-catégorie: Clock & Timer ICs
Type: General-Purpose
Poids de l''unité: 190 mg
Produits trouvés:
Pour consulter des produits similaires, sélectionnez au moins une case.
Sélectionnez au moins une case pour consulter des produits similaires dans cette catégorie.
Attributs sélectionnés: 0

Cette fonctionnalité nécessite l'activation de JavaScript.

USHTS:
8542390090
ECCN:
EAR99

ZL30256 General Purpose Jitter Attenuator

Microsemi / Microchip ZL30256 General Purpose Jitter Attenuator is a multi-channel high-performance, any-rate multiplier and jitter attenuator. The device simplifies board design by generating ultra-low-jitter clock signals from or attenuating clock signals while generating additional independent frequency families. With 3 independent jitters attenuating DPLL channels, it provides the ability to create 5 different frequency families. The Microsemi / Microchip ZL30256 offers best-in-class jitter performance and can create complete clock trees. This feature improves design reliability, reduces the bill of materials (BOM) cost, and simplifies the design by replacing multiple PLLs and peripheral timing components.