Registres à décalage SN74HCS264/SN74HCS264-Q1
Les registres à décalages de 8 bits et à sorties parallèles SN74HCS264/SN74HCS264-Q1 de Texas Instruments contiennent un registre à décalage de 8 bits à entrées en série à portes ET et à entréeasynchrone CLR (de suppression). Les données aux entrées séries peuvent être modifiées quand le CLK est élevé ou bas, à condition que les exigences de durée de configuration minimale soient satisfaites. Toutes les entrées comprennent une architecture à bascule de Schmitt, qui ajoute une marge de bruit en éliminant toute exigence de taux de transition d’entrée. L'horloge se produit lors de la transition de niveau bas à élevé du CLK. Lors d’un déclenchement d’horloge, le dispositif stockera le résultat de la ligne de données d’entrée (A ● B) dans le premier registre et propagera les données de chaque registre au registre suivant. Les sorties sont inversées à partir des données stockées. Les dispositifs SN74HCS264-Q1 de Texas Instruments sont qualifiés AEC-Q100 pour les applications automobiles.
