AS4C256M8D2A-25BCN

Alliance Memory
913-A4C256M8D2A25BCN
AS4C256M8D2A-25BCN

Fab. :

Description :
DRAM DDR2, 2G, 256M x 8, 1.8v, 60-ball BGA, 400MHz, (A-die) Commercial Temp - Tray

Modèle de ECAO:
Téléchargez gratuitement le chargeur de bibliothèque pour convertir ce fichier pour votre outil ECAD. En savoir plus sur le modèle ECAD.

En stock: 161

Stock:
161 Expédition possible immédiatement
Délai usine :
16 Semaines Délai de production estimé en usine pour des quantités supérieures à celles indiquées.
Les quantités supérieures à 161 seront soumises à des commandes minimales.
Minimum : 1   Multiples : 1
Prix unitaire:
-,-- €
Ext. Prix:
-,-- €
Tarif est.:

Prix (EUR)

Qté. Prix unitaire
Ext. Prix
13,81 € 13,81 €
12,82 € 128,20 €
12,43 € 310,75 €
12,13 € 606,50 €
11,83 € 1 183,00 €
11,41 € 3 012,24 €
11,12 € 5 871,36 €
11,01 € 11 626,56 €
2 640 Devis

Attribut de produit Valeur d'attribut Sélectionner l'attribut
Alliance Memory
Catégorie du produit: DRAM
RoHS:  
SDRAM - DDR2
2 Gbit
8 bit
400 MHz
FBGA-60
256 M x 8
400 ps
1.7 V
1.9 V
0 C
+ 85 C
AS4C256M8D2A
Tray
Marque: Alliance Memory
Pays d’assemblage: Not Available
Pays de diffusion: Not Available
Pays d'origine: TW
Sensibles à l’humidité: Yes
Style de montage: SMD/SMT
Type de produit: DRAM
Nombre de pièces de l'usine: 264
Sous-catégorie: Memory & Data Storage
Courant d’alimentation maximal: 59 mA
Produits trouvés:
Pour consulter des produits similaires, sélectionnez au moins une case.
Sélectionnez au moins une case pour consulter des produits similaires dans cette catégorie.
Attributs sélectionnés: 0

USHTS:
8542320036
ECCN:
EAR99

DDR2 SDRAM

Alliance Memory DDR2 SDRAM is designed to comply with DDR2 SDRAM key features. Features such as posted CAS# with additive latency, Write latency=Read latency -1, and On-Die Termination (ODT). All of the control and address inputs are synchronized with a pair of externally supplied differential clocks. Inputs are latched at the cross point of differential clocks (CK rising and CK# falling). All I/Os are synchronized with a pair of bidirectional strobes (DQS and DQS#) in a source synchronous fashion. The address bus is used to convey row, column, and bank address information in RAS #, CAS# multiplexing style.