AS4C128M32MD4-062BAN

Alliance Memory
913-C128M32MD4062BAN
AS4C128M32MD4-062BAN

Fab. :

Description :
DRAM LPDDR4, 4G, 128M x 32, 1.1V, 200 BALL TFBGA, 1600MHZ, ECC, AUTO TEMP - Tray

Modèle de ECAO:
Téléchargez gratuitement le chargeur de bibliothèque pour convertir ce fichier pour votre outil ECAD. En savoir plus sur le modèle ECAD.

Disponibilité

Stock:
0

Vous pouvez toujours acheter ce produit pour une commande de réassortiment.

Sur commande:
679
06/07/2026 attendu
Délai usine :
20
Semaines Délai de production estimé en usine pour des quantités supérieures à celles indiquées.
Minimum : 1   Multiples : 1
Prix unitaire:
-,-- €
Ext. Prix:
-,-- €
Tarif est.:

Prix (EUR)

Qté. Prix unitaire
Ext. Prix
39,54 € 39,54 €
36,58 € 365,80 €
35,41 € 885,25 €
34,55 € 1 727,50 €
33,58 € 3 358,00 €
33,28 € 9 052,16 €
2 584 Devis

Attribut de produit Valeur d'attribut Sélectionner l'attribut
Alliance Memory
Catégorie du produit: DRAM
RoHS:  
SDRAM Mobile - LPDDR4
4 Gbit
32 bit
1.6 GHz
FBGA-200
128 M x 32
3.5 ns
1.06 V
1.95 V
- 40 C
+ 105 C
Tray
Marque: Alliance Memory
Pays d’assemblage: Not Available
Pays de diffusion: Not Available
Pays d'origine: TW
Sensibles à l’humidité: Yes
Style de montage: SMD/SMT
Type de produit: DRAM
Nombre de pièces de l'usine: 136
Sous-catégorie: Memory & Data Storage
Courant d’alimentation maximal: 79 mA
Produits trouvés:
Pour consulter des produits similaires, sélectionnez au moins une case.
Sélectionnez au moins une case pour consulter des produits similaires dans cette catégorie.
Attributs sélectionnés: 0

USHTS:
8542320036
ECCN:
EAR99

2GB/4GB/8GB/16GB/32GB LPDDR4 SDRAM

Alliance Memory 2GB/4GB/8GB/16GB/32GB LPDDR4 SDRAM is organized as 1 or 2 channels per device, and the individual channel is 8-banks and 16-bits. This product uses a double-data-rate architecture to achieve high-speed operation. The double data rate architecture is a 16n prefetch architecture with an interface. It's designed to transfer two data words per clock cycle at the I/O pins. These devices offer fully synchronous operations referenced to the rising and falling edges of the clock. The data paths are internally pipelined and 16n bits prefetched to achieve very high bandwidth.