Analog Devices Inc. Quadruple CAN 16 bits AD9656

Le quadruple convertisseur analogique-numérique (CAN) 16 bits AD9656 Analog Devices avec un circuit d'échantillonnage sur puce est conçu pour une utilisation facile dans les systèmes de taille réduite, à bas coût et faible puissance. L'AD9656 fonctionne à un taux de conversion pouvant atteindre 125 MS/s et ses performances dynamiques remarquables ainsi que sa faible consommation sont optimales lorsqu'une faible dimension de boîtier est essentielle. L'AD9656 nécessite une simple alimentation de 1,8 V et une horloge d'échantillonnage compatible LVPECL/ CMOS/LVDS pour offrir des performances optimales. Pour de nombreuses applications, il n'est pas nécessaire d'avoir de référence extérieure ni de composants de pilote. La veille par voie individuelle est possible et consomme habituellement moins de 2 mW lorsque toutes les voies sont désactivées. Ce CAN comporte plusieurs caractéristiques visant à optimiser la flexibilité tout en réduisant le coût du système, notamment une horloge de sortie programmable et un alignement des données ainsi qu'une génération de modèle de test numérique. Les modèles de test numérique disponibles comprennent des schémas déterministes et pseudo-aléatoires, de même que des schémas définis sur mesure par l'utilisateur et entrés via l'interface de port série (SPI). Fourni en boîtier LFCSP à 56 broches conforme RoHS et spécifié pour la plage de températures industrielles de -40 °C à +85 °C, le CAN à 16 bits AD9656 est idéal pour l'imagerie médicale, l'imagerie haut débit, les récepteurs radio en quadrature, les récepteurs radio divers et les équipements de test portables.  

Available in a RoHS-compliant, 56-lead LFCSP package and specified over the industrial temperature range of -40°C to +85°C, the AD9656 16-bit ADC is ideal for medical imaging, high-speed imaging, quadrature radio receivers, diversity radio receivers, and portable test equipment.

Caractéristiques

  • SNR = 79.9dBFS at 16MHz (VREF = 1.4V)
  • SNR = 78.1dBFS at 64MHz (VREF = 1.4V)
  • SFDR = 86dBc to Nyquist (VREF = 1.4V)
  • JESD204B Subclass 1 coded serial digital outputs
  • Flexible analog input range: 2.0Vp-p to 2.8Vp-p
  • 1.8V supply operation
  • Low power of 197mW per channel at 12MSPS (two lanes)
  • DNL = ±0.6LSB (VREF = 1.4V)
  • INL = ±4.5LSB (VREF = 1.4V)
  • 650MHz analog input bandwidth, full power
  • Serial port control
  • Full chip and individual channel power-down modes
  • Built-in and custom digital test pattern generation
  • Multichip sync and clock divider
  • Standby mode
  • Product Highlights:
    • Small footprint:
      • Four ADCs are contained in a small, 8mm × 8mm package
    • On-chip Phase-Locked Loop (PLL):
      • Allows users to provide a single ADC sampling clock
      • PLL multiplies the ADC sampling clock to produce the corresponding JESD204B data rate clock
    • Configurable JESD204B output block supports up to 6.4Gbps per lane
    • JESD204B output block supports one, two, and four-lane configurations
    • Low power of 198mW per channel at 125MSPS, two lanes
    • SPI control offers a wide range of flexible features to meet specific system requirements

Applications

  • Medical imaging
  • High-speed imaging
  • Quadrature radio receivers
  • Diversity radio receivers
  • Portable test equipment

Functional Block Diagram

Schéma de principe - Analog Devices Inc. Quadruple CAN 16 bits AD9656
Publié le: 2014-07-29 | Mis à jour le: 2022-03-11