BittWare Carte accélérateur FPGA XUP-P3R

La carte accélérateur FPGA XUP-P3R BittWare est une carte PCIe x16 de 3/4 de longueur basée sur le FPGA Virtex UltraScale+ Xilinx, qui fournit de hautes performances, une bande passante élevée et une latence réduite pour les systèmes exigeant un flux de données et un traitement des paquets massifs. La carte XUP-P3R fournit des configurations de mémoire étendues, notamment la prise en charge jusqu’à 512 Go, des options d'horloge et de synchronisation sophistiquées et quatre cages QSFP de panneau avant, chacune prenant en charge jusqu'à 100 Gbit/s (4x25), ainsi que 100 GbE. Le port d'extension de série (SEP) permet d'étendre le XUPP3R pour un port PCIe Gen3 x16 supplémentaire, 4 QSFP supplémentaires ou une connexion entre deux XUPP3R. La carte accélérateur FPGA XUP-P3R BittWare intègre un contrôleur de gestion de carte (BMC) pour une surveillance avancée du système et simplifier l’intégration et la gestion de la plateforme. Le XUP-P3R est idéal pour les applications de centres de données, notamment le traitement et la sécurité réseau, l’accélération, le stockage, la diffusion et SigInt.

Caractéristiques

Configurations de mémoire étendues, jusqu’à 512 Go DDR4
Intègre BMC pour une surveillance avancée du système
4x 100 GbE via 4 QSFP28

2,5 millions de LC FPGA par Xilinx jusqu’à VU9P
Simplifie l’intégration et la gestion de la plateforme

Caractéristiques techniques

FPGA
- Virtex UltraScale+ VU9P
- Vitesse du cœur de classe 2
Mémoire flash embarquée pour FPGA de démarrage
Mémoire externe
- 4 sites DIMM, prenant chacun en charge
  - 72 DDR4 jusqu'à 128 gigaoctets avec ECC
  - Jusqu'à 576 Mbits double QDR-II+ x18 (2 banques 288 Mbit indépendantes)
Interface hôte x16 Gen3 directement vers FPGA
Ports micro-USB 2.0 pour débogage et programmation FPGA et Flash
Port d'extension de série (SEP)
- Interface d'extension vers FPGA via 20 émetteurs-récepteurs GTY (en option ; nécessite le deuxième port)
- 14 signaux GPIO vers le FPGA
Contrôleur de gestion de carte
- Surveillance de la tension, du courant et de la température
  - Séquençage et réinitialisation de l'alimentation
- Mises à niveau sur le terrain
- Configuration et contrôle FPGA
- Configuration d'horloge
- Accès au bus^I2C
- USB 2.0
- Surtensions
Développement FPGA

Cages Programme de soutien aux questions fréquemment posées (QSFP)
- 4 cages QSFP28 (zQSFP) sur le panneau avant connectées directement au FPGA via 16 émetteurs-récepteurs
- Chacun prend en charge 100 GbE, 40 GbE, 4 x 25 GbE ou 4 x 10 GbE et peut être combiné pour 400 GbE
Refroidissement
- Ventilateur actif à double largeur et dissipateur thermique - standard
- Dissipateur thermique passif à double largeur - en option
- Refroidissement passif avancé à double largeur avec conduites thermiques - en option
Électrique
- Alimentation embarquée dérivée d’un port PCIe 12 V et d’un connecteur AUX (6 broches)
- La dissipation de puissance dépend de l’application
Plage de température de fonctionnement de +5 °C à +35 °C
Facteur de forme
- 3/4-length, carte PCIe à deux ports de hauteur standard
- 9,4 x 4,37
Développement d’applications
- HDL/Verilog
  - Boîte à outils BittWorks II — outils d’hôte, de commande et de débogage pour le matériel BittWare
  - Suite de conception Vivado Xilinx
- Environnement de développement SDAccel OpenCL — Xilinx, version de la plate-forme SDAccel et exemples préconstruits pour XUP-P3R

Compliances

•  FCC (USA) 47CFR15.107 / 47CFR15.109
•  CE (Europe) EN 55032:2015/A11:2020 / EN55024:2010 / EN 55035:2017 / EN 61000-3-2:2014 / EN 610003-3:2013
•  UKCA (United Kingdom) BS EN 55032:2012/AC:2013 / BS EN55024:2010 / BS EN 55035:2017 / BS EN 61000-3-2:2014 / BS EN 610003-3:2013
•  ICES (Canada) ICES-003 issue 7
•  Safety objectives referred to in Article 3 and set out in Annex I of DIRECTIVE 2014/35/EU have been fulfilled
•  RoHS compliant to the 2011/65/EU + 2015/863 directive