Infineon Technologies Microcontrôleurs (MCU) automobiles CYT4BF TRAVEO™ T2G à 32 bits

Les microcontrôleurs (MCU) automobiles Infineon Technologies  CYT4BF TRAVEO™ T2G à 32 bits ciblent des systèmes automobiles tels que des unités embarquées de commande haut de gamme, la régulation de zones et les systèmes sonores. Le CYT4BF comporte deux CPU Arm® Cortex®-M7 de traitement primaire et une UCT / CPU Arm®Cortex ®-M0+ de traitement périphérique et de sécurité. Ces dispositifs contiennent des périphériques intégrés prenant en charge un débit de réseau CAN à flexibilité de débit de données (CAN FD), un bus LIN,t Ethernet Gigabi et FlexRay. Les dispositifs TRAVEO™ T2G sont fabriqués selon un processus avancé de 40 nm. CYT4BF intègre une mémoire flash de faible puissance et plusieurs périphériques analogiques et numériques à hautes performances. Les microcontrôleurs (MCU) automobiles Infineon Technologies  CYT4BF TRAVEO™ T2G à 32 bits permettent de créer des plateformes informatiques sécurisées.

Caractéristiques

  • Sous-système d'UCT / CPU
    • 2 UCT / CPU de 350 MHz (maximum) à 32 bits Arm Cortex-M7, dont chacune a
      • Multiplicateur à cycle unique
      • Unité à virgule flottante (UVF) et à simple/double précision
      • Unité de protection de mémoire (UPM ou MPU)
      • Mémoires étroitement couplées (TCM) de 16 ko d'instructions et de16 ko de données
    • UCT / CPU de 100 MHz (maximum) et à 32 bits Arm Cortex M0+ à
      • Multiplicateur à cycle unique
      • Unité de protection de la mémoire
    • Communication entre processeurs dans le matériel
    • 3 dispositifs de commande d'accès direct à la mémoire (DMA)
      • Dispositif de commande de DMA périphérique n°0 (P-DMA0) à 143 canaux
      • Dispositif de commande de DMA périphérique n°1 (P-DMA1) à 65 canaux
      • Dispositif de commande de DMA de mémoire n°0 (M-DMA0) à 8 canaux
  • Mémoires intégrées
    • 8 384 ko de mémoire flash de codage (code-flash) et supplément de 256 ko de mémoire flash de travail (work-flash)
      • La mémoire de lecture-écriture-écriture (RWW) permet de mettre à jour les mémoires flash de codage et de travail (code-flash/work-flash) tout en exécutant du codage à partir de celle-ci.
      • Modes à une et deux banques (spécifiquement pour la mise à jour de micrologiciels Over-The-Air [FOTA])
      • Programmation de mémoire flash via l'interface SWD/JTAG
    • 1 024 ko de SRAM à granularité sélectionnable de rétention
  • Moteur cryptographique
    • Prend en charge l'Extension matérielle sécurisée améliorée (eSHE) et le Module de sécurité matérielle (HSM)
    • Démarrage et authentification sécurisés
      • Utilisation de la vérification de la signature numérique
      • Utilisation d'un amorçage sécurisé rapide
    • AES : blocs 128 bits, clés 128/192/256 bits
    • 3DES : blocs de 64 bits, clé de 64 bits
    • Unité de calcul vectoriel prenant en charge la cryptographie à clé asymétrique telle que Rivest-Shamir-Adleman (RSA) et la Cryptographie sur des courbes elliptiques (ECC)
    • SHA-1/2/3 : SHA-512, SHA-256 et SHA-160 avec des données d'entrée de longueurs variables
    • CRC : prend en charge le CRC16 du CCITT et le CRC32 de l'IEEE-802.3
    • Générateur de nombres réellement aléatoires (TRNG) et générateur de nombres pseudo-aléatoires (PRNG)
    • Mode Galois/compteur (GCM)
  • Sécurité fonctionnelle pour ASIL-B
    • Unité de protection de mémoire (UPM ou MPU)
    • Unité de protection de mémoire partagée (SMPU)
    • Unité de protection de périphériques (PPU)
    • Minuteur de surveillance (WDT)
    • Minuteur de surveillance multicompteurs (MCWDT)
    • Détecteur de basses tensions (LVD)
    • Détecteur de baisse de tension (BOD)
    • Détection de surtensions (OVD)
    • Superviseur d'horloge (CSV)
    • Code correcteur d'erreurs matérielles (SECDED ECC) sur toutes les mémoires critiques pour la sécurité (SRAM, flash, TCM)
  • Fonctionnement à faible puissance de 2,7 à 5,5 V
    • Modes : actif de faible puissance, veille, veille de faible puissance, veille prolongée et hibernation, pour une gestion fine de l'alimentation électrique
    • Options configurables de détecteur BOD robuste
      • 2 niveaux de seuil (2,7 et 3,0 V) pour le BOD sur VDDD et VDDA
      • 1 niveau de seuil (1,1 V) pour le BOD sur VCCD
  • Prise en charge de réveils
    • Jusqu'à 2 broches pour sortir du mode d'hibernation
    • Jusqu'à 240 broches GPIO pour sortir des modes de veille
    • Générateur d'événements, SCB, minuteur de surveillance, alarmes RTC pour sortir de modes de veille prolongée
  • Sources d'horloge
    • Oscillateur principal interne (IMO)
    • Oscillateur interne à basse vitesse (ILO)
    • Oscillateur externe à quartz (ECO)
    • Oscillateur à quartz de montre (WCO)
    • Boucle à verrouillage de phases (BVP ou PLL)
    • Boucle à verrouillage fréquentiel (BVF ou FLL)
  • Interfaces de communication
    • Jusqu'à 10 canaux CAN FD
      • Débit accru de données (jusqu'à 8 Mbps) par rapport au réseau CAN classique, limité par la topologie de couches physiques et par des émetteurs-récepteurs
      • Conforme à la norme ISO 11898-1:2015
      • Répond à toutes les exigences de la spécification Bosch relative au protocole CAN FD V1.0 pour le CAN FD non-ISO
      • Certificat ISO 16845:2015 disponible
    • Jusqu'à 11 canaux de bloc de communication en série (SCB) reconfigurables en temps d'exécution, dont chacun est configurable comme I2C, SPI ou UART
    • Jusqu'à 20 canaux LIN indépendants, protocole LIN conforme à l'ISO 17987
    • Jusqu'à 2 interfaces Ethernet MAC 10/100/1000 Mbps, conformes à la norme IEEE-802.3az
      • Interfaces PHY prises en charge : Interface indépendante des supports (MII), Interface indépendante des supports réduite (RMII), Interface indépendante des supports gigabit (GMII), Interface indépendante des supports gigabit réduite (RGMII)
      • Conforme à l'IEEE-802.1BA Pontage audiovisuel (AVB)
      • Conforme à IEEE-1588 Protocole de temps de précision (PTP)
    • Interface FlexRay (V2.1) configurable pour des canaux de données simples ou doubles pour une tolérance d'anomalies, permettant desdébits de données jusqu'à 10 Mbps
  • Interface de mémoire externe
    • 1 interface SPI (simple, double, quadruple ou octuple) ou HYPERBUS™
    • Chiffrement et déchiffrement à la volée
    • Exécution sur place (XIP) à partir de mémoire externe
  • Interface SDHC
    • 1 interface sécurisée numérique à haute capacité (SDHC), prenant en charge une MultiMediaCard (eMMC) intégrée, Secure Digital (SD) ou SDIO (entrée sortie numériques sécurisées), conforme aux spécifications eMMC 5.1, SD 6.0, et SDIO 4.10
    • Débits de données jusqu'à SD haute vitesse 50 MHz ou DDR eMMC 52 MHz
  • Interface audio
    • 3 interfaces audio inter-CI (I2S), pour connexion de dispositifs audionumériques
    • Formats audio I2S, justifiés à gauche ou multiplexés par division temporelle (TDM)
    • Opération indépendante de transmission ou de réception, chacune en mode maître ou esclave
  • Minuteurs
    • Jusqu'à 102 blocs modulateurs de largeur d'impulsions de minuteur/compteur (TCPWM) de 16 bits et 16 de 32 bits
      • Jusqu'à 15 compteurs de 16 bits pour la régulation de moteurs
      • Jusqu'à 87 compteurs de 16 bits et 16 compteurs de 32 bits pour des opérations régulières
      • Prend en charge les modes de minuteur, de capture, de décodage en quadrature, de modulation de largeur d'impulsion (MLI ou PWM), de PWM avec temps mort (PWM_DT), de PWM pseudo-aléatoire (PWM_PR) et de registres à décalages (SR)
    • Jusqu'à 16 minuteurs générateurs d'événements (EVTGEN) prenant en charge le réveil cyclique à partir de veille prolongée. Les événements déclenchent une opération spécifique de dispositif (telle que l'exécution d'un gestionnaire d'interruptions, une conversion de SAR par CAN, etc.)
  • Horloge en temps réel (RTC)
    • Champs Année/Mois/Jour, Jour de la semaine, Heure:Minute:Seconde
    • Prend en charge les formats horaires de 12 et 24 heures
    • Correction automatique d'années bissextiles
  • E/S
    • Jusqu'à 240 E/S programmables
    • 3 types d'E/S
      • Broches GPIO standard (GPIO_STD)
      • Broches GPIO améliorées (GPIO_ENH)
      • E/S standard à haute vitesse (HSIO_STD)
  • Régulateurs
    • Génère une alimentation nominale de cœur de 1,1 V à partir d'une alimentation d'entrée de 2,7 à 5,5 V.
    • 3 types de régulateurs
      • Veille prolongée
      • Cœur interne
      • Cœur externe
  • Analogique programmable
    • 3 convertisseurs A/N SAR comptant jusqu'à 99 canaux externes (96 E/S + 3 E/S pour la régulation de moteur)
      • Chaque CAN prend en charge 32 canaux logiques, avec 32 + 1  connexions physiques.
      • Tout canal externe peut être connecté à tout canal logique du registre SAR respectif.
    • Chaque CAN prend en charge une résolution de 12 bits et des taux d'échantillonnage pouvant atteindre 1 Msps.
    • Chaque CAN prend également en charge jusqu'à 6 entrées internes analogiques telles que
      • Référence de bandes interdites, pour établir des niveaux absolus de tensions
      • Diode étalonnée pour des calculs de températures de jonctions
      • 2 entrées AMUXBUS et 2 connexions directes pour surveiller les niveaux d'alimentation électrique
    • Chaque CAN prend en charge l'adressage de multiplexeurs externes
    • Chaque CAN dispose d'un séquenceur permettant un balayage autonome de canaux configurés
    • Échantillonnage synchronisé de tous les CAN pour des applications de détection de moteurs
  • E/S intelligentes
    • Jusqu'à 5 blocs intelligents d'E/S, qui peuvent effectuer des opérations booléennes sur des signaux en provenance et à destination des E/S
    • Jusqu'à 36 E/S (GPIO_STD) sont prises en charge.
  • Interface de débogage
    • Dispositif de commande JTAG et interface conforme à la norme IEEE-1149.1-2001
    • Accès Arm® SWD (débogage filaire en série)
    • Prend en charge le traçage de Macrocellules à traçage intégré (ETM) Arm®
      • Traçage de données à l'aide d'accès SWD
      • Traçage d'instructions et de données selon la norme JTAG
  • Compatible avec des outils standard de l'industrie, GHS/MULTI ou IAR EWARM, pour le développement et pour le débogage de codages
  • Options de boîtier
    • 176-TEQFP, 24 mm × 24 mm × 1,7 mm (maximum), 0,5 mm d'intervalle entre fils
    • 272-BGA, 16 mm × 16 mm × 1,7 mm (maximum), 0,8 mm d'intervalle entre fils
    • 320-BGA, 17 mm × 17 mm × 1,7 mm (maximum), 0,8 mm d'intervalle entre fils
  • Qualification pour application à l'automobile selon l'AEC-Q100

Applications

  • Modules embarqués de régulation et régulation embarquée de domaines
  • Régulation de zones
  • Systèmes d'éclairage
  • Sous-systèmes de régulation de domaines de cockpits
  • Systèmes acoustiques

Schéma fonctionnel

Schéma de principe - Infineon Technologies Microcontrôleurs (MCU) automobiles CYT4BF TRAVEO™ T2G à 32 bits
Publié le: 2024-06-20 | Mis à jour le: 2024-09-17