Microchip Technology DSC de 32 bits et de 200 MHz dsPIC33AK256MPS306
Le Contrôleur de signaux numériques (DSC) de 32 bits et de 200 MHz dsPIC33AK256MPS306 de Microchip Technology comporte une Unité à virgule flottante (UVF) de 32/64 bits et jusqu'à 256 ko de mémoire de programme Flash et 64 ko de mémoire de données SRAM dans un boîtier à faible encombrement (36/48/64 broches VQFN/TQFP), pour des conceptions à espace limité. CAN à hautes vitesses de 40 MSPS 12 bits, amplis op de 100 MHz à large bande passante et à décalage de basse tension d'entrée, comparateurs rapides 5nS et sorties de MLI à haute vitesse, conçues pour des alimentations électriques de serveurs de nouvelle génération, pour l'automatisation industrielle, pour la détection avancée, pour le contrôle tactile et pour des applications de commande de moteurs. Le dsPIC33AK256MPS306 de Microchip Technology intègre des accélérateurs cryptographiques matériels et la prise en charge de cryptographie post-quantique (PQC). Conçue conformément à la conformité de sécurité fonctionnelle ISO 26262 et IEC 61508, la famille prend en charge la qualification AEC-Q100.Caractéristiques
- Conditions de fonctionnement
- De 3,0 à 3,6 V : de -40 à +85 °C, de 0 (CC) à 200 MHz
- De 3,0 à 3,6 V : de -40 à +125 °C, de 0 (CC) à 200 MHz prévus
- De 3,0 à 3,6 V : de -40 à +150 °C, de 0 (CC) à 200 MHz prévus
- UCT / CPU de DSP à hautes performances
- Jeu d'instructions riche de 32 bits, pour une vitesse et une taille de codage de programmes optimisées
- Compatible avec le cœur dsPIC33 16 bits
- Espace d'adressage linéaire de données/Flash non paginé de 24 bits
- Instructions 16/32 bits pour une taille et des performances de code optimisées
- Chemins de données de largeur 32 bits
- Coprocesseur à Unité à virgule flottante (UVF) simple et double précision
- Cache d’instructions de 2 ko
- Seize registres de travail 32 bits
- Double accumulateur 72 bits prenant en charge les opérations DSP à point fixe 32 bits et 16 bits
- Jeux d’enregistrements de travail à huit niveaux de profondeur
- Jeux d’enregistrements d’accumulateurs à huit niveaux de profondeur
- Jeux d’enregistrements à virgules flottantes et à huit niveaux de profondeur
- Jeu d'instructions riche de 32 bits, pour une vitesse et une taille de codage de programmes optimisées
- Mémoire
- Jusqu'à 256 ko de mémoire flash de programmes
- Longévité de 10 000 cycles d'effacement/écriture
- Conservation de données minimum de 20 ans
- Auto-programmable sous contrôle logiciel
- Protection par code programmable
- Code de correction d'erreurs (ECC) de mémoire flash
- Double panneau de mémoire flash
- Prise en charge des mises à jour en temps réel
- Zones programmables d'OTP
- OTP complet de mémoire flash par inhibition d'écriture ICSP™
- OTP séparé de 64 x 128 bits
- Jusqu'à 64 ko de RAM statique
- Code de correction d'erreurs (ECC) sur RAM
- Autotest intégré de mémoire RAM (MBIST)
- Jusqu'à 256 ko de mémoire flash de programmes
- Sécurité
- OTP de mémoire flash par inhibition d’écriture ICSP
- Mémoire Flash à démarrage sécurisé intégré, configurable comme racine de confiance immuable, certaines parties de mémoire flash pouvant être configurées en tant que mot de passe à usage unique (OTP).
- Ses capacités incluent
- Prise en charge du démarrage sécurisé, avec validation de l’image et de la signature de code hôte
- Prise en charge de mise à jour sécurisée pour code hôte : stockage sécurisé de clé de chiffrement et déchiffrement d'images
- Stockage de certification X.509, analyse, validation et révocation, prenant en charge ECC comme RSA
- Numéro de série unique de dispositif de 128 bits pour identification (UUID)
- Prise en charge des cas d'utilisation sécurisée
- Amorçage sécurisé
- Stockage de clés dans la zone de démarrage sécurisé IRT/immuable pour réalisation
- Amorçage sécurisé
- Mise à jour sécurisée de micrologiciels
- Débogage sécurisé
- Protection de mémoire flash
- Configuration d'un maximum de huit zones de protection de mémoires flash sur plages d'adresses de mémoires flash
- Ces zones peuvent être configurées sour la forme suivante
- Racine d'authentification inaltérable (IRT)
- Zone d'OTP
- Combinaison de protections R/E/X
- Ces zones peuvent être
- permanentes de fait
- bloquées jusqu’à la réinitialisation du dispositif
- activées/désactivées lors de l’exécution des codes
- Les zones de protection de mémoire flash peuvent s’appliquer à la partition active, à la partition inactive ou aux deux.
- Module d’accélération cryptographique (CAM)
- AES-128, AES-192 et AES-256 (entièrement conforme à la norme NIST FIPS 197)
- Modes ECB, CBC, CFB, OFB, CTR, GCM, CCM, XTS, CMAC
- AES-128, AES-192 et AES-256 (entièrement conforme à la norme NIST FIPS 197)
- HASH/MAC
- Capacité SHA3-224, SHA3-256, SHA3-384, SHA3-512, SHAKE128 et SHAKE256
- Capacité SHA-1, SHA-256, SHA-224, SHA-384 et SHA-512
- Cryptographie à clé publique avec RSA, DSA et ECC
- RSA avec/sans théorème du reste chinois (CRT) et jusqu’à 4 096 bits de longueur de clé
- Champ premier P-192, P-224, P-256, P-384, P-521
- Champ binaire K-163, K-233, K-283, K-409, K-571
- Champ binaire B-163, B-233, B-283, B-409, B-571
- Courbe elliptique P-224, P-256, P-384 et P-521 – Signature/vérification d'ECDSA
- Prise en charge de DSA pour une longueur de clé pouvant atteindre 2 048 bits
- Prise en charge d'ECDH pour les courbes P256 et P224
- Prise en charge d'ECDSA de SECP256K1 (courbe de bitcoin/blockchain)
- Prise en charge de courbe elliptique Brainpool de 256 bits – ECDSA, ECDH
- Accord de clés de courbe elliptique de Diffie-Hellman (Elliptic Curve Diffie-Hellman, ECDH/ECDHE)
- RSA avec/sans théorème du reste chinois (CRT) et jusqu’à 4 096 bits de longueur de clé
- Véritable générateur de nombres aléatoires (TRNG), conforme à NIST-800-22 et NIST-800-90B
- OTP de mémoire flash par inhibition d’écriture ICSP
- MLI à haute résolution
- Générateurs à MLI multiples, à quatre paires de générateurs (huit sorties) et à résolution de placements périphériques fins (FEP) pouvant atteindre 78 ps
- Temps mort pour les fronts ascendants et descendants
- La compensation de temps morts permet un fonctionnement à vitesse réduite
- Hachage d'horloges pour un fonctionnement à hautes fréquences
- Prise en charge de MLI pour
- moteurs BLDC, PMSM, ACIM, SRM et pas à pas
- Applications d'alimentation en mode impulsionnel, hystérétique et à temps constant d'activation
- Entrées de limitation de courant et de défaillance
- Configuration de déclenchement flexible pour déclenchement CAN
- Convertisseurs analogique-numérique à haute vitesse
- Trois CAN à résolution de 12 bits
- Taux de conversion pouvant atteindre 40 Msps par CAN
- Jusqu'à 14 broches d'entrée analogique
- Capacité d'échantillonnage de 16 bits
- Seize canaux de réglage, chaque canal pouvant
- être affecté à n'importe quelle entrée analogique (broche d'E/S ou signal interne)
- être réglé sur un temps différent d'échantillonnage
- être configuré en entrée simple ou en différentiel
- Le résultat de conversion peut être formaté en valeur avec ou sans signe
- Le résultat de conversion peut être justifié à gauche (format fraction)
- Comporte un registre distinct de résultats de conversion en 32 bits
- Prend en charge quatre modes d'échantillonnage
- Suréchantillonnage de multiples échantillons
- Intégration de multiples échantillons
- Fenêtre (plusieurs échantillons accumulés lors de l'activité de signal de grille)
- Conversion unique
- Tous les canaux disposent d'un comparateur numérique, permettant de détecter des seuils configurables
- Les trois derniers canaux de réglage disposent du deuxième accumulateur de résultats pour mettre en œuvre des filtres de deuxième ordre
- Périphériques
- Trois modules SPI de 4 fils (jusqu'à 50 Mo/s)
- PEPS de 32 octets
- Largeur variable de données
- Mode I2S
- Interfaces audio numériques multicanaux (I2S)
- Trois CAN à taux audio capables de résolution de 16 bits à 156 kSPS
- Diffusion audio en temps réel activée par DMA (huit canaux de DMA sont disponibles)
- Compatibilité TDM4/8/16/32 selon le mode SPI encadré avec périphérique DMA
- DSP audio de traitement vocal et acoustique
- Deux modules d'I2C avec masquage d’adresses et prise en charge d'IPMI
- Un module d'I3C, avec modes de contrôleurs principal et secondaire et capacité cible d'I3C/I2C
- Quatre UART de protocole à FIFO de réception/transmission (RX/TX) de 8 caractères et prise en charge de gestion automatisée pour
- LIN 2,2
- DMX
- Carte intelligente (ISO 7816)
- IrDA®
- Deux modules envoyés (SENT)
- Trois modules dédiés de 32 bits de minuteur/compteur
- Modules de capture de sortie/comparaison/MLI/minuteur
- Un MCCP
- Quatre SCCP
- Configuration flexible en tant que MLI, capture d'entrées, comparaison de sorties ou minuteurs
- Deux minuteurs de 16 bits ou un minuteur de 32 bits dans chaque module
- Module d'Accès direct à la mémoire (DMA) matérielle à 8 canaux
- Un module d'Interface de codeur quadratique (QEI) à quatre entrées (Phase A, Phase B, Home et Index)
- Interface de codeur série BiSS avec prise en charge de jusqu'à quatre codeurs clients
- Quatre Cellules logiques configurables (CLC) à connexions internes de sélection de périphériques et de PPS
- Générateur à déclenchement périphérique (PTG)
- 16 sources possibles de déclenchement pour d’autres modules périphériques
- Séquenceur d’instructions basées sur une machine à états indépendants du processeur central
- Un module CAN FD
- Module de Contrôleur tactile intégré (ITC)
- Détection capacitif avancée, boutons tactiles, curseurs et roues
- Jusqu'à 24 canaux de capacité propre et jusqu'à 72 canaux de capacité mutuelle
- Un module convertisseur Résolveur-numérique (RDC)
- Trois modules SPI de 4 fils (jusqu'à 50 Mo/s)
- Contrôleur
- Dissipateur/source d'E/S à courant élevé
- Résistances de rappel faibles et programmables
- Sorties programmables à drains ouverts
- Interruption de notifications de changement périphérique ou de niveau sur broches d'E/S
- Broches de sélection de broches périphériques (PPS) remplaçables pour réduire la complexité de la disposition de la carte
- Plusieurs vecteurs d’interruption avec priorité programmable individuelle
- Cinq PINS d'interruption externes
- Options sélectionnables d'oscillateurs, notamment
- Oscillateur RC rapide (FRC) interne à 8 MHz, 1 %, de 0 à 85 °C
- Oscillateur RC rapide de secours interne (BFRC) 8 MHz, 2 %, avec sortie divisée 32 kHz
- Oscillateur à résonateur cristallin haute vitesse ou horloge externe
- Deux PLL de 1,6 GHz synchronisables, par le FRC ou par un oscillateur à quartz
- Sortie d'horloge de référence (REFO)
- Modes de gestion à faible puissance (veille et inactif)
- Réinitialisation lors de la mise sous tension et réinitialisation en cas de panne d'alimentation
- Régulateur abaisseur ("buck") embarqué de tension de 1,1 V, pour une alimentation sous tension de base
- Analogique
- Jusqu'à cinq comparateurs analogiques de 5nS, avec des convertisseurs analogique-numérique (CAN) de MLI de 12 bits
- Multiplexage d’entrée
- Compensation de pente
- Jusqu'à deux tampons de sortie de CNA
- Trois amplificateurs opérationnels rail à rail de 100 MHz avec
- une vitesse de balayage de 40 V/μS
- un décalage de 1 mV (std), avec caractéristique d'étalonnage
- une sortie VREF/2, disponible pour la polarisation d'entrée d'ampli op
- quatre sources de courant constant de 10 µA, quatre sources de courant programmables
- un contrôleur tactile intégré,
- indépendant de la capacité de traitement du CAN
- Prise en charge de modes tactiles CVD, individuels et mutuels
- 11 à 24 entrées tactiles de réception (RX) de CAN
- 9 à 15 sorties tactiles d'émission (TX)
- Jusqu'à cinq comparateurs analogiques de 5nS, avec des convertisseurs analogique-numérique (CAN) de MLI de 12 bits
- Sécurité
- Minuteur watchdog fenêtré (WDT)
- Minuteur de sécurité (DMT)
- Huit moniteurs d'intégrité d'E/S (IOIM)
- Moniteur d'horloge à sécurité intégrée (FSCM), à basculement automatique vers une source d'horloge de secours et doté de seuils programmables de surfréquence/sous-fréquence
- Code de correction d'erreurs de mémoire flash (ECC)
- Code de correction d'erreurs (ECC) de RAM
- Test automatique intégré de mémoire RAM (MBIST)
- Module de vérification cyclique de redondance (CRC) sur 32 bits
- OTP de mémoire flash entière par inhibition d'écriture d'ICSP
- Régulateurs de tensions internes
- Broches PPS virtuelles pour redondance et surveillance
- Diode de capteurs de température
- Moniteur d’alimentation pour tension de base, avec injection configurable d'anomalies
- Sécurité fonctionnelle
- Objectifs
- ISO 26262 ASIL B
- IEC 61508 SIL 2
- IEC 60730 classe B
- Développement de dispositifs conformes aux normes ISO 26262 et IEC 61508
- Objectifs
Applications
- Correction de facteur de puissance (PFC)
- PFC entrelacé, PFC en configuration de mât totémique
- PFC de conduction critique
- PFC à plusieurs niveaux et à condensateurs volants
- Convertisseurs CC-CC
- Buck, Boost, Forward, Flyback, Push-pull
- Demi-pont/pont complet
- Pont complet à décalage de phase
- Convertisseurs résonnants
- CC/CA
- Convertisseur à demi-pont/pont complet
- Convertisseur résonnant
- Contrôle de moteur
- BLDC
- PMSM
- SR
- ACIM
- Interface de capteur avancée
- Contrôle intégré haute performance
- Acquisition et traitement de données à haute vitesse
- Conceptions critiques pour la sécurité
- Éclairage numérique
Schéma fonctionnel
Publié le: 2026-07-07
| Mis à jour le: 2026-07-09
