Renesas Electronics Microprocesseur hautes performances RZ/T2L avec EtherCAT

Le microprocesseur hautes performances RZ/T2L avec EtherCAT de Renesas Electronics effectue un traitement à haute vitesse et un contrôle en temps réel de haute précision. RZ/T2L permet aux utilisateurs d'évoluer facilement le développement de produits en offrant une architecture matérielle similaire à celle du RZ/T2M et une plateforme logicielle évolutive/compatible avec le microprocesseur et le microcontrôleur (MCU) Renesas. Le composant en boîtier FBGA 196 broches, 12 mm² x pas de 0,8 mm fonctionne dans une plage de température de -40 °C à +125 °C.

Caractéristiques

Arm® Cortex®-R52 intégré à 800 MHz maximum, une mémoire étroitement couplée (576 ko) directement connectée à l'UCT / CPU et au bus de port périphérique à faible latence (LLPP)
Fonctions périphériques riches intégrées telles que l'interface ΣΔ, le convertisseur A/N et l'interface de codeur multi-protocoles
Architecture matérielle transparente avec RZ/T2M et plateformes logicielles évolutives/compatibles, telles que FSP avec microprocesseur et microcontrôleur (MCU) Renesas

Contrôleur esclave EtherCAT intégré et prend en charge ECC pour toutes les RAM internes
Prend en charge des fonctions de sécurité telles que le démarrage sécurisé, l'authentification JTAG et l'identifiant unique
Peut être utilisé comme microcontrôleur (MCU) de sécurité dans la solution logicielle de sécurité fonctionnelle
Contrôle en temps réel performant
Système de contrôle de moteur sur une seule puce

Applications

Servomoteurs CA
Onduleurs
Robots industriels

Équipements médicaux
Éoliennes
Ascenseurs

Caractéristiques techniques

Processeur unique Arm® Cortex-R52 32 bits intégré à la puce
- Contrôle en temps réel à haute vitesse avec une fréquence de fonctionnement de 200/400/800 MHz
- Mémoire étroitement couplée (TCM) de 512 ko/64 ko avec ECC
- Cache d'instructions/cache de données avec ECC, 16 ko par cache
- Interrupteur haute vitesse
- L'UVF prend en charge les opérations d'ajout, de soustraction, de multiplication, de division, de multiplication et d'accumulation et de racine carrée à une seule précision et une double précision.
- Les systèmes NEON et Advanced SIMD prennent en charge les résultats entiers ou à simple précision.
- Architecture Harvard avec pipeline à 8 étages
- Prend en charge l'unité de protection de la mémoire (microprocesseur)
- L'architecture Arm CoreSight comprend la prise en charge du débogage via les interfaces JTAG et SWD
Faible consommation d'énergie grâce au mode veille et à la fonction d'arrêt du module
SRAM sur puce
- 1,0 Mo de SRAM sur puce avec ECC
- 150/200MHz
Transfert de données (DMAC : 16 canaux × 2 unités)
Contrôleur de liaison d'événement
- Les opérations du module peuvent être lancées par des signaux d'événements plutôt que par des gestionnaires d'interruption
- L´exploitation liée des modules est disponible même lorsque le UCT/CPU est à l'état veille
Réinitialisation et contrôle de la tension d'alimentation, quatre sources de réinitialisation (y compris une réinitialisation de broche)
Fonctions d'horloge
- Fréquence d'entrée d'horloge/oscillateur externe 25 MHz
- Fréquence d'horloge d'UCT / CPU 200/400/800 MHz ou 150/300/600 MHz
- Fréquence d'horloge système 200 MHz ou 150 MHz
- Oscillateur sur puce à faible vitesse (LOCO) 240 kHz
Fonctions de sécurité
- Protection en écriture de registre, détection d'arrêt d'oscillation d'horloge d'entrée et CRC
- Unité de protection de mémoire principale (microprocesseur)
Fonctions de sécurité (facultatif)
- Mode de démarrage avec sécurité via le cryptage
- Authentification JTAG
- Accélérateur cryptologique
- TRNG

Interfaces d’encodeur
- Jusqu'à 2 canaux
- Interfaces conformes DSL EnDat 2.2, BiSS-C, au format A et HIPERFACE
- Sortie divisée en fréquence à partir d'un codeur
Interfaces de communication
- Ethernet
  - Contrôleur esclave EtherCAT 3 ports
  - MAC Ethernet à port unique
- Hôte/fonctions haute vitesse USB 2.0 monocanal
- CAN/CANFD à 2 canaux (conforme ISO11898-1)
- SCI 6 canaux avec PEPS de transmission et de réception de 16 octets
- Interface de bus I²C à 3 canaux pour un transfert jusqu'à 400 kbit/s
- SPI à 4 canaux
- xSPI à 2 canaux
Interface hôte série externe (SHOSTIF)
Espace d'adresse externe
- Bus pour un transfert de données à haut débit jusqu'à 100 MHz
- Prise en charge de 4 domaines CS maximum
- Espace de bus 8 ou 16 bits sélectionnable par zone
Jusqu'à 35 minuteurs à fonction étendue
- MTU3 16 bits x 8 + 32 bits (9 canaux), GPT 32 bits (18 canaux) : capture d'entrée, comparaison de sortie et sortie de forme d'onde MLI
- CMT 16 bits (6 canaux), CMTW 32 bits (2 canaux)
Interface ΔΣ, jusqu'à 6 modulateurs ΔΣ connectables de manière externe
Unité de fonction trigonométrique
- Calcul simultané du sinus et du cosinus
- Calcul simultané de l'arctangent et de l'hypot_K
Convertisseur A/N 12 bits, unité 12 bits × 2 (4 canaux pour l'unité 0 et 1)
Capteur de température pour mesurer la température dans la puce
Ports E/S à usage général
- Rappel d'entrée vers le niveau haut/vers le niveau bas
- Les emplacements des fonctions entrée/sortie pour les modules périphériques sont sélectionnables parmi plusieurs broches
Plage de température de fonctionnement : -40 °C à +125 °C
Boîtier FBGA 196 broches, 12 mm² x pas de 0,8 mm