Texas Instruments Synchroniseur d'horloge à gigue ultra-faible LMK5C33216
Le syntoniseur d'horloge à gigue ultra-faible LMK5C33216 de Texas Instruments est un générateur d'horloge réseau, un synchroniseur et un atténuateur de gigue hautes performances. Il vient avec une sélection d'horloge de référence avancée et des capacités de commutation invisibles sans contact pour répondre aux exigences strictes des applications d'infrastructure de communication. Le LMK5C33216 intègre 3 DPLL avec une bande passante de boucle programmable et aucun filtre de boucle externe, maximisant ainsi la flexibilité et la facilité d'utilisation. Chaque phase DPLL verrouille un APLL couplé à une entrée de référence DPLL. La référence APLL détermine la précision de fréquence à long terme.
Les 3 APLL peuvent fonctionner indépendamment de leur DPLL couplé et être mis en cascade à partir d'un autre APLL pour fournir une conversion de fréquence programmable. L'APLL3 dispose d'une PLL ultra-hautes performances avec la technologie VCBO brevetée BAW (Bulk Acoustic Wave) de TI et peut générer des horloges de sortie avec une gigue RMS de 40 fs indépendamment de la gigue et de la fréquence des entrées XO et de référence. Les APLL1 et APLL2 offrent des options pour les domaines de fréquence supplémentaires. Le LMK5C33216 de Texas Instruments est entièrement programmable via I2C ou une interface SPI. L'EEPROM embarquée peut être utilisée pour personnaliser les horloges de démarrage du système.
Caractéristiques
- APLL BAW avec gigue RMS de 40 FS à 491,52 MHz
- Trois boucles à verrouillage de phase numérique (DPLL) hautes performances avec des boucles à verrouillage de phase analogique couplées (APLL)
- Bande passante de boucle DPLL programmable de 0,01 Hz à 4 kHz
- -116 dBc/Hz à décalage de 100 Hz à un bruit TDC DPLL de 122,88 MHz avec un débit TDC de ≥ 20 MHz
- Deux entrées DPLL différentielles ou asymétriques
- Différentiel de 1 Hz à 800 MHz
- Commutation sans contact avec annulation de phase et/ou contrôle de balayage de phase
- Sélection de référence basée sur la priorité
- 16 sorties avec un format programmable
- 1 000 MHz LVPECL/LVDS/HSDS
- CML 3 000 MHz sur OUT4 et OUT6
- LVCMOS 200 MHz sur OUT0 et OUT1
- Alimentation unique de 3,3 V avec LDO interne
- I2C ou interface SPI 3 fils/4 fils
- Nécessite XO/TCXO/OCXO simple
- DCO DPLL ou APLL 40 bits, < 1 ppt
- Holdover avec construction de phase à la sortie
- Mode zéro délai avec délai programmable
- EEPROM programmable par l'utilisateur
- Prend en charge une température de carte de circuit imprimé de 105°C
Applications
- Réseaux sans fil 4G et 5G
- Unité de bande de base (BBU)
- Unité d'antenne active (AAU)
- Unité de radio à distance (RRU)
- Commutateur réseau (CONCENTRATEUR 5G)
- Petites cellules
Schéma de principe fonctionnel
Publié le: 2021-02-10
| Mis à jour le: 2022-03-11