Texas Instruments Synchroniseur de réseau LMK5C33216AS1
Le synchroniseur de réseau LMK5C33216AS1 de Texas Instruments est un synchroniseur de réseau et un nettoyeur de vacillement conçu pour répondre aux exigences strictes des applications d’infrastructure et de communications sans fil. Le LMK5C33216AS1 est un composant fourni avec une prise en charge logicielle pour la synchronisation PTP IEEE-1588 avec une source d’horloge de référence primaire. Le synchroniseur de réseau intègre trois DPLL pour fournir une atténuation de gigue et une commutation sans contact avec une bande passante de boucle programmable et aucun filtre de boucle externe. Cette caractéristique maximise la facilité d’utilisation et la flexibilité. Chaque phase DPLL verrouille un APLL apparié à une entrée de référence.
L'APLL3 dispose d’une PLL ultra-haute performance avec la technologie propriétaire à onde acoustique de volume (bulk acoustic wave, BAW) de TI. Il peut générer des horloges de sortie de 491,52 MHz avec un vacillement RMS standard de 42 fs/60 fs maximum, indépendamment de la fréquence d’entrée de référence DPLL et des caractéristiques de vacillement. Les APLL2 et APLL1 offrent des options pour le domaine de synchronisation et/ou une deuxième ou une troisième fréquence.
Le circuit de validation de référence effectue une commutation sans contact et surveille les horloges de référence DPLL entre elles lors de la détection d’un événement de commutation. Le mode zéro délai (ZDM) et l’annulation de phase peuvent être activés pour contrôler la relation de phase entre l’entrée et la sortie. Le composant est entièrement programmable via une interface I2C ou SPI. L'EEPROM embarquée peut être utilisée pour personnaliser les horloges de démarrage du système. Le composant dispose de profils ROM par défaut en usine comme options de secours.
Caractéristiques
- Horloges sans fil VCO BAW à vacillement ultra-faible
- Gigue RMS de 42 fs standard/60 fs maximum à 491,52 MHz
- Gigue RMS 47 fs standard/65 fs maximum à 245,76 MHz
- Trois boucles numériques à verrouillage de phase (DPLL) haute performance avec boucles analogiques à verrouillage de phase (APLL) appariées
- Largeur de bande de la boucle DPLL programmable de 1 mHz à 4 kHz
- Taille du pas de réglage de la fréquence DCO < 1 ppt
- Deux entrées DPLL différentielles ou asymétriques
- Fréquence d'entrée de 1 Hz (1 PPS) à 800 MHz
- État holdover numérique et commutation sans contact
- 16 sorties différentielles avec formats de sortie HSDS/LVPECL, LVDS et HSCL programmables
- Jusqu’à 20 sorties de fréquence totale lorsqu’elles sont configurées avec six sorties de fréquence LVCMOS sur OUT0_P/N, OUT1_P/N, GPIO1 et GPIO2 et 14 sorties différentielles
- Fréquence de sortie de 1 Hz (1 pps) à 1 250 MHz avec oscillation programmable et mode commun
- Conforme PCIe Gen 1 à 6
- Interface I2C, SPI à 3 ou 4 fils
- Température de fonctionnement ambiante de -40 °C à 85 °C
Applications
- Réseaux sans fil 4G et 5G
- Système d'antennes actives (AAS), mMIMO
- Unité de radio à distance (RRU) macro
- Bande de base CPRI/eCPRI, unités centralisées, distribuées (BBU, CU, DU)
- Station de base à petites cellules
- SyncE (G.8262), SONET/SDH (Stratum 3/3E, G.813, GR-1244, GR-253), horloge secondaire PTP IEEE 1 588
- Nettoyage de gigue, atténuation de l'errance et génération d'une horloge de référence pour 56G/112G PAM-4 SerDes
- Réseaux de transport optique (OTN G.709)
- Accès de ligne fixe large bande
- Industriel
- Test et mesure
Schéma fonctionnel typique du système
