Texas Instruments Processeur d'applications à double cœur OMAP5910
Le processeur d'applications à double cœur OMAP5910 de Texas Instruments est une plate-forme matérielle et logicielle hautement intégrée conçue pour répondre aux besoins de traitement des applications des appareils embarqués de la prochaine génération. La plateforme OMAP™ permet aux OEM et aux ODM de mettre rapidement sur le marché des appareils dotés d'interfaces utilisateur riches, de performances de traitement élevées et d'une longue durée de vie de la batterie grâce à la flexibilité maximale d'une solution à processeur mixte entièrement intégrée. L'architecture à double cœur tire parti des technologies DSP et RISC, en incorporant un cœur DSP TMS320C55x et un cœur ARM TI925T à haute performance. Le OMAP5910 de Texas Instruments est conçu pour exécuter les principaux systèmes d'exploitation RISC ouverts et intégrés et le noyau logiciel Texas Instruments (TI) DSP/BIOS™. Le dispositif est disponible dans un boîtier 289 billes MicroStar BGA.
Caractéristiques
- Technologie CMOS faible puissance et haute performance
- Technologie 0,13 µm
- Tension de base de 1,6 V
- Cœur TI925T™ (microprocesseur) ARM9TDMI
- Prend en charge les jeux d'instructions 32 bits et 16 bits (mode Thumb®)
- Cache d'instructions 16 ko
- Cache de données de 8 ko
- Unités de gestion de mémoire (MMU) de programme et de données
- Deux tampons de traduction TLB à 64 entrées pour MMU
- Tampon d'écriture de 17 mots
- Cœur DSP TMS320C55x™ (C55x™)
- Une ou deux instructions sont exécutées par cycle
- Multiplicateurs doubles (deux multiplicateurs-accumulations par cycle)
- Deux unités arithmétiques/logiques
- Un bus de programme interne
- Cinq bus de données/opérande internes (trois bus de lecture et deux bus d'écriture)
- RAM à double accès (DARAM) sur puce 32 K x 16 bits (64 ko)
- RAM 16 bits à accès unique sur puce (SARAM) (96 Ko)
- ROM sur puce 16 K x 16 bits (32 ko)
- Cache d'instructions (24 ko)
- Accélérateurs matériels vidéo pour DCT, IDCT, interpolation de pixels et estimation de mouvement pour la compression vidéo
- 192 ko de SRAM interne partagée
- Contrôleur de trafic (TC) mémoire
- Interface mémoire externe EMIFS 16 bits permettant d'accéder à une mémoire Flash, ROM ou ASRAM jusqu'à 128 Mo
- Interface de mémoire externe EMIFF 16 bits pour accéder à une mémoire SDRAM jusqu'à 64 Mo
- Contrôleur DMA de système à 9 canaux
- Unité de gestion de la mémoire du DSP
- Logique de conversion de boutisme
- Boucle numérique à verrouillage de phase (DPLL) pour contrôle d'horloge microprocessur/DSP/TC
- Périphériques DSP
- Trois minuteries 32 bits et une minuterie chien de garde
- Gestionnaires d'interruption niveau1/niveau2
- Contrôleur DMA à six canaux
- Deux ports série multicanaux avec tampon
- Deux interfaces série multicanaux
- Périphériques TI925T
- Trois minuteries 32 bits et une minuterie chien de garde
- Minuterie 32 kHz
- Manipulateurs d'interruption niveau1/niveau2
- Interface hôte USB (pleine/basse vitesse) avec jusqu'à 3 ports
- Interface de fonction USB (pleine vitesse)
- Un émetteur-récepteur USB intégré pour hôte ou fonction
- Port série multicanal avec mémoire tampon
- Interface maître et esclave du circuit intégré (I2C)
- Interface série Microwire™
- Carte multimédia (MMC) et interface numérique sécurisée (SD)
- Interface HDQ/1-wire®
- Interface de caméra pour les capteurs CMOS
- Module trace ETM9 pour débogage TI925T
- Interface de matrice de clavier (6 x 5 ou 8 x 8)
- Jusqu'à dix E/S à usage général de microprocesseur
- Interface de tonalité de largeur d'impulsion (PWT)
- Interface PWL (lumière à largeur d'impulsion)
- Deux générateurs d'impulsions LED (LPG)
- Horloge en temps réel (RTC)
- Contrôleur LCD avec canal DMA de système dédié
- Périphériques partagés
- Trois récepteurs/émetteurs asynchrones universels (UART) (un prenant en charge le mode SIR pour IrDA)
- Quatre boîtes de réception interprocesseurs
- Jusqu'à 14 E/S à usage général partagées
- Modes d'économie d'énergie individuels pour MPU/DSP/TC
- Logique d'émulation basée sur le balayage sur puce
- Logique de balayage de limite norme IEEE 1149.1 (JTAG)
- Deux options de boîtier microStar BGA™ (Ball Grid Array) 289 billes (suffixe GZG et GDY)
Applications
- Dispositifs de traitement d'applications
- Communications mobiles
- 802,11
- Technologie sans fil Bluetooth™
- GSM (y compris GPRS et EDGE)
- CDMA
- Gouvernement propriétaire et autres
- Traitement de vidéo et d'images (MPEG4, JPEG, Windows® Media Video, etc.)
- Applications vocales avancées (texte-parole, reconnaissance vocale)
- Traitement audio (MPEG-1 Audio Layer3 [MP3], AMR, WMA, AAC et autres CODEC vocaux GSM)
- Accélération graphique et vidéo
- Accès internet généralisé
- Traitement de données (télécopie, cryptage/décryptage, authentification, vérification de signature et filigrane)
Schéma fonctionnel
Publié le: 2020-07-13
| Mis à jour le: 2024-07-01