Texas Instruments Tampon de registre configurable 25 bits SN74SSTUB32864
Le tampon de registre configurable 25 bits SN74SSTUB32864 Texas Instruments est conçu pour un fonctionnement de 1,7 V à 1,9 VCC. Dans la configuration de brochage 1:1, un seul dispositif par DIMM est nécessaire pour piloter neuf charges SDRAM. Dans la configuration de brochage 1:2, deux dispositifs par DIMM sont nécessaires pour piloter dix-huit charges SDRAM. Toutes les entrées sont SSTL_18, à l'exception des entrées de réinitialisation (RÉINITIALISATION) et de contrôle (Cn), qui sont LVCMOS. Toutes les sorties sont des circuits contrôlés par le bord, optimisés pour les charges DIMM non connectorisées et conformes aux spécifications SSTL_18.
Le SN74SSTUB32864 de Texas Instruments fonctionne à partir d'une horloge différentielle (CLK et CLK). Les données sont enregistrées lors du passage de CLK en haut et de CLK en bas. L'entrée C0 contrôle la configuration de brochage du brochage 1:2 à partir de la configuration register-A (lorsqu'elle est basse) pour enregistrer la configuration-B (lorsqu'elle est élevée). L'entrée C1 contrôle la configuration de brochage de 25 bits 1:1 (lorsqu'elle est basse) à 14 bits 1:2 (lorsqu'elle est élevée). C0 et C1 ne doivent pas être commutés pendant le fonctionnement normal. Les commandes doivent être câblées à un niveau bas ou haut valide pour configurer le registre en mode souhaité. Dans la configuration de brochage 1:1 25 bits, les bornes A6, D6 et H6 sont pilotées bas et sont des broches DNU (do - not-use).
Dans l'application RDIMM DDR2, la RÉINITIALISATION est spécifiée comme étant totalement asynchrone pour CLK et CLK. Par conséquent, aucune relation de synchronisation ne peut être assurée entre les deux. Lors de la réinitialisation, le registre est effacé et les sorties de données sont rapidement pilotées vers le bas, par rapport au temps requis pour désactiver les récepteurs d'entrée différentiels. Cependant, en cas de sortie de la réinitialisation, le registre devient actif rapidement, par rapport au temps nécessaire pour activer les récepteurs d'entrée différentielle. Tant que les entrées de données sont faibles et que l'horloge est stable pendant la période de transition basse à haute de la réinitialisation jusqu'à ce que les récepteurs d'entrée soient entièrement activés, la conception du SN74SSTUB32864 garantit que les sorties restent basses, garantissant ainsi l'absence de pannes sur la sortie.
Caractéristiques
- Membre de la famille Texas Instruments Widebus+ ™
- Brochage optimisant la disposition PCB DDR2 DIMM
- Configurable en tant que tampon enregistré de 25 bits 1:1 ou 14 bits 1:2
- Les entrées de sélection de puce bloquent les sorties de données contre les changements d'état et minimisent la consommation d'énergie du système
- Le circuit de commande de bord de sortie minimise le bruit de commutation dans une ligne sans terminaison
- Prend en charge les entrées de données SSTL_18
- Entrées d'horloge différentielle (CLK et CLK)
- Prend en charge les niveaux de commutation LVCMOS sur les entrées de contrôle et de réinitialisation
- Prend en charge une plage de température industrielle ( de °-40C à + 85 C)
- RÉINITIALISER l'entrée désactive les récepteurs d'entrée différentielle, réinitialise tous les registres et force toutes les sorties à faible