Les microcontrôleurs Piccolo™ TMS320F2805x Texas Instruments mettent à disposition la puissance du cœur C28x™ et du CLA combinée avec des périphériques de commande hautement intégrés dans des composants à faible nombre de broches. Le TMS320F2805x est compatible avec les précédents codes, basés sur le C28x, et apporte un haut niveau d'intégration analogique. Un régulateur de tension interne permet le fonctionnement en rail unique. La gamme TMS320F2805x inclut aussi des comparateurs analogiques avec des références internes à 6 bits qui peuvent être mappées directement pour contrôler les sorties PWM. Optimisée pour un faible délai en entrée et en transit, l'interface du CAN est caractérisée par un CAN qui convertit sur une plage fixe à pleine échelle entre 0 et 3,3 V et qui prend en charge des références ratio-métriques VREFHI/VREFLO. L'interface frontale analogique (AFE) comprend jusqu'à sept comparateurs avec trois CNA intégrés au maximum, un CNA à VREFOUT en tampon, quatre PGA au maximum et quatre filtres numériques. Les PGA peuvent amplifier le signal d'entrée dans trois modes de gain discrets.
Caractéristiques
CPU 32 bits haute efficacité (TMS320C28x)
60 MHz (durée de cycle 16,67 ns)
Fonctionnement MAC 16 x 16 et 32 x 32 MAC
MAC double 16 x 16
Architecture bus Harvard
Opérations atomiques
Réponse et traitement d'interruption rapides
Modèle de programmation de mémoire unifié
Efficace code (dans C/C++ et assemblage)
Accélérateur de loi de commande (CLA) programmable
Accélérateur mathématique de point flottant 32 bits
Exécute le code indépendamment de la CPU principale
Module de sécurité à double zone
Boutisme : little endian (petit boutiste)
Faible coût du composant et du système :
Alimentation unique 3,3 V
Aucun besoin de séquencement en puissance
Réinitialisation intégrée à l'allumage et en cas de baisse de tension
Faible puissance
Aucune broche de soutien analogique
Synchronisation :
Deux oscillateurs sans broche en interne
Oscillateur à quartz sur puce et entrée d'horloge externe
Module d'horloge Watchdog
Circuit de détection d'horloge manquante
Jusqu'à 42 GPIO (entrée/sortie à usage général) multiplexées et programmables séparément avec filtrage en entrée
Modes de surveillance de limite JTAG.
Architecture de surveillance de limite et de port d'accès aux tests standard selon la norme IEEE 1149.1-1990
Bloc d'expansion d'interruption périphérique (PIE) qui prend en charge toutes les interruptions périphériques
Trois chronomètres CPU 32 bits
Minuteur à 16 bits indépendants pour chaque module ePWM
Mémoire sur puce
Flash, SARAM, Message RAM, OTP, CLA ROM de données, ROM de démarrage, ROM de sécurité disponibles
Verrouillage et clé de sécurité à 128 bits
Protège les blocs de mémoire sécurisée
Empêche l'ingénierie inverse de micro-programme
Périphériques de port série
Trois modules UART (récepteur/émetteur asynchrone universel) à interface de communications en série (SCI)
Un module à interface périphérique série (SPI)
Un bus inter-circuit-intégré (I2C)
Un bus réseau à contrôleur de pointe (eCAN)
Périphériques de contrôle améliorés
Modulateur à largeur d'impulsion de pointe (ePWM)
Module de capture améliorée (eCAP)
Module d'impulsion à encodeur en quadrature (eQEP) de pointe
Caractéristiques d'émulation avancées
Fonctions de point de rupture et analyse
Débogage en temps réel via matériel
Boîtier LQFP (Low-Profile Quad Flatpack) PN à 80 broches
Périphériques analogiques
Un convertisseur analogique-numérique (CAN) à 12 bits
Un capteur thermique sur puce pour compenser les oscillations
Jusqu'à sept comparateurs avec trois convertisseurs numérique-analogique (CNA) intégrés au maximum
France