Texas Instruments Processeur de signal numérique à point fixe TMS320VC5501

Le CPU TMS320C55x fournit deux unités à accumulation multiple (MAC), chacune pouvant être multipliée par 17 bits x 17 bits en un seul cycle. Une unité arithmétique/logique (ALU) centrale de 40 bits est prise en charge par une unité ALU supplémentaire de 16 bits. L'utilisation des ALU est sous contrôle du jeu d'instructions, offrant la possibilité d'optimiser l'activité parallèle et la consommation d'énergie. Ces ressources sont gérées dans l'unité d'adresses (AU) et l'unité de données (DU) du CPU TMS320C55x. La génération DSP TMS320C55x prend en charge un jeu d'instructions à largeur d'octets variable pour une densité de code améliorée. L'unité d'instructions (IU) effectue des recherches de programme de 32 bits à partir d'une mémoire interne ou externe et des instructions de files d'attente pour l'unité de programme (PU). L'unité de programme décode les instructions, dirige les tâches vers l'AU et les ressources DU et gère le pipeline entièrement protégé. La capacité de branchement prédictif évite les lavages de pipeline lors de l'exécution des instructions conditionnelles.

Le jeu de périphériques TMS320C5501 comprend une interface mémoire externe (EMIF) qui fournit un accès sans colle aux mémoires asynchrones comme EPROM et SRAM, ainsi qu'aux mémoires à haute vitesse et haute densité telles que les DRAM synchrones. Les périphériques supplémentaires comprennent UART, un minuteur watchdog et un cache I. Deux ports série à tampon multicanal (McBSP) en duplex intégral fournissent une interface sans colle à une variété de dispositifs série aux normes de l'industrie et une communication multicanal avec jusqu'à 128 canaux activés séparément. L'interface de port hôte (HPI) est une interface parallèle 8 bits utilisée pour fournir au processeur hôte un accès à 16 000 mots de mémoire interne sur le 5501. Le HPI fonctionne en mode multiplexé pour fournir une interface sans colle à une large variété de processeurs hôtes. Le contrôleur DMA fournit un mouvement de données pour six contextes de canal indépendant sans intervention d'UCT/CPU. Deux minuteurs à usage général, huit broches E/S à usage général (GPIO) dédiées et la génération d'horloge APLL (boucle à verrouillage de phase analogique) sont également inclus.