Retour à NXP Semiconductors

NXP Semiconductors Mémoire tampon de bus I2C différentielle, multipoint à 2 canaux PCA961xDP NXP

Les mémoires tampons de bus I²C différentielles et multipoints à 2 canaux PCA961xDP NXP sont des registres tampons pour bus I²C et SMBus Fast-mode Plus (Fm+) qui étendent les bus I²C et SMBus asymétriques normaux à travers des environnements électriquement bruyants grâce à une couche physique du bus I²C et SMBus différentielle (dI²C), qui est transparente à la couche de protocole du bus I²C et SMBus. Ces composants sont constitués de deux canaux pilotes asymétriques vers différentiels pour les signaux SCL (horloge série) et SDA (données série). En utilisant des lignes de transmission différentielles entre des tampons de bus dI²C identiques, le PCA961xDP élimine tout bruit électrique et les décalages en mode commun qui sont présents quand les lignes de signal doivent passer à travers des domaines de tension différents, sont groupées avec des signaux hostiles ou ont un parcours adjacent à des sources de bruit électrique, telles que des alimentations d'énergie et des moteurs électriques. Les mémoires tampons de bus I²C différentielles, multipoints à 2 canaux PCA961xDP sont idéales pour des environnements difficiles à fort bruit ou pour des applications avec un câble plus long, elles permettent d'avoir plusieurs esclaves et fonctionnent à des vitesses de bus pouvant atteindre 1 MHz de fréquence d'horloge.

Caractéristiques

  • New dI²C-bus buffers offer improved resistance to system noise and ground offset up to 1⁄2 of supply voltage
  • 2 channel dI²C (differential I2C-bus) to Fm+ single-ended buffer operating up to 1MHz with 30mA SDA/SCL drive capability
  • Compatible with I2C-bus Standard/Fast-mode and SMBus, Fast-mode Plus up to 1MHz
  • Single-ended I2C-bus on card side up to 540pF
  • Differential I2C-bus on cable side supporting multi-drop bus
    • Maximum cable length: 3m (approximately 10 feet) (longer at lower frequency)
    • dI²C output: 1.5V differential output with nominal terminals
    • Differential line impedance (user-defined): 100Ω nominal suggested
    • Receive input sensitivity: ±200mV
    • Hysteresis: ±30mV typical
    • Input impedance: high-impedance (1 MΩ typical)
    • Receive input voltage range: -0.5V to +5.5V
  • Supports arbitration and clock stretching across the dI²C-bus buffers
  • Lock-up free operation
  • Powered-off and powering-up high-impedance I2C-bus pins
  • Operating supply voltage (VDD(A)) range of 2.3V to 5.5V with single-ended side 5.5V tolerant
  • Differential I2C-bus operating supply voltage (VDD(B)) range of 3.0V to 5.5V, with 5.5V tolerant (the best operation is at 5V)
  • ESD protection exceeds 2000V HBM per JESD22-A114 and 1000V CDM per JESD22-C101
  • Latch-up testing is done to JEDEC Standard JESD78 which exceeds 100mA

  • PCA9615 Features
    • Hot-swap (allows insertion or removal of modules or card without disruption to bus data)
    • EN signal (PCA9615 input) controls PCA9615 hot-swap sequence
    • Bus idle detect (PCA9615 internal function) waits for a bus idle condition before the connection is made

Applications

  • Monitor remote temperature/leak detectors in harsh environment
  • Control of power supplies in high noise environment
  • Transmission of I2C-bus between equipment cabinets
  • Commercial lighting and industrial heating/cooling control
  • Any application that requires long I2C-bus runs in electrically noisy environments
  • Any application with multiple power suppliers and the potential for ground offsets up to 2.5V
Publié le: 2015-01-15 | Mis à jour le: 2022-11-03