Texas Instruments Pilote d'horloge de boucle à verrouillage de phase CDCU2A877
Le pilote d'horloge de boucle de verrouillage de phase CDCU2A877 de Texas Instruments est un tampon sans délai, à faible gigue et hautes performances. Il distribue une paire d'entrée d'horloge différentielle (CK, /CK) à 10 paires différentielles de sorties d'horloge (Yn, /Yn) et une paire différentielle de sorties d'horloge de rétroaction (FBOUT, /FBOUT). Les sorties d'horloge sont contrôlées par les horloges d'entrée (CK, /CK), les horloges de retour (FBIN, /FBIN), les broches de contrôle LVCMOS (OE, OS) et l'entrée d'alimentation analogique (AVDD). Lorsque OE est basse, les sorties d'horloge, à l'exception de FBOUT, /FBOUT, sont désactivées tandis que la PLL interne maintient sa fréquence verrouillée. OS (sélection de sortie) est une broche de programme qui doit être reliée à GND ou VDD. Lorsque OS est élevée, OE fonctionne comme décrit précédemment. Lorsque OS et OE sont toutes deux basses, OE n'affecte pas Y7, /Y7, car ces derniers fonctionnent librement. Lorsque AVDD est mis à la terre, la PLL est désactivée et contournée à des fins de test.
Lorsque les deux entrées d'horloge (CK, CK) sont au niveau logique bas, le dispositif entre dans un mode de faible consommation. Un circuit de détection logique d'entrée sur les entrées différentielles, indépendant des tampons d'entrée, détecte le niveau logique bas et fonctionne à un état de faible puissance où toutes les sorties, la rétroaction et la PLL sont désactivées. Lorsque les entrées d'horloge passent d'une logique basse à des signaux différentiels, la PLL s'allume de nouveau. Les entrées et les sorties sont alors activées et la PLL obtient un verrouillage de phase entre la paire d'horloge de rétroaction (FBIN, FBIN) et la paire d'entrée d'horloge (CK, CK) dans le temps de stabilisation spécifié. Le CDCU2A877 de Texas Instruments peut suivre une horloge à spectre étalé (SSC) pour une EMI réduite. Ce composant fonctionne de 0°C à 70 C.
Caractéristiques
- Pilote d'horloge à boucle de verrouillage de phase 1,8 V/1,9 V pour les applications DDR II ( Double débit de données)
- Compatible avec horloge à spectre étalé
- Fréquence de fonctionnement de 125 MHz à 410 MHz
- Fréquence d'application de 160 MHz à 410 MHz
- Scintillement faible de ±40 ps (Cycle-Cycle)
- Déviation de sortie faible de 35 ps
- Temps de stabilisation < 6µs
- Distribue une entrée d'horloge différentielle à 10 sorties différentielles
- Une version à haut niveau d'entraînement du CDCUA877
- mBGA (MicroStar Junior™; BGA, 0,65 mm ) à 52 billes
- Les broches de rétroaction externes (FBIN, FBIN) sont utilisées pour synchroniser les sorties avec les horloges d'entrée
- Satisfait ou dépasse la norme PLL CUA877/CUA878 pour PC2-3200/4300/5300/6400
- Entrées à sécurité intégrée
Schéma logique
Produit associé
Texas Instruments Pilote d'horloge de boucle à verrouillage de Phase CDCUA877
Le composant est un tampon à hautes performances, à faible gigue, à faible déviation et à délai nul.