Texas Instruments Processeurs 64 bits Jacinto™ DRA821x
Les processeurs Jacinto™ 64 bits DRA821x Texas Instruments sont basés sur l'architecture Armv8 et sont optimisés pour les systèmes de passerelle avec connectivité cloud. La conception du système sur puce (SoC) réduit les coûts et la complexité au niveau du système grâce à l'intégration—notamment, un MCU système, des fonctionnalités de sûreté et de sécurité fonctionnelles et un commutateur Ethernet pour une communication à haut débit. Les fonctionnalités de diagnostic et de sécurité fonctionnelle intégrées répondent aux exigences de certification ASIL-D et SIL-3. Un contrôleur PCIe et un commutateur gigabit Ethernet compatible TSN permettent un contrôle en temps réel et une communication à faible latence.
Jusqu'à quatre sous-systèmes ARM® Cortex®-R5F à usage général peuvent gérer des tâches de traitement de bas niveau et critiques en termes de timing, laissant le cœur ARM Cortex-A72 libre pour les applications avancées et basées sur le cloud. Les processeurs Jacinto DRA821x incluent le concept de domaine Extended MCU (eMCU). Ce domaine est un sous-ensemble des processeurs et périphériques sur le domaine principal visant une activation de sécurité fonctionnelle plus élevée, comme ASIL-D/SIL-3. Le schéma fonctionnel met en évidence les IP qui sont incluses dans l'eMCU.
Caractéristiques
- Cœurs de processeur
- Double sous-système de microprocesseur ARM Cortex-A72 64 bits jusqu'à 2,0 GHz, DMIPS 24K
- Cache partagé L2 de 1 Mo par groupe Cortex-A72 à double cœur
- DCache L1 32 ko et ICache L1 48 ko par cœur A72
- 4 microcontrôleurs (MCU) Arm Cortex-R5F jusqu'à 1,0 GHz avec un fonctionnement en parallèle en option, 8 kDMIPS
- I-Cache 32 k, d-Cache 32 k, TCM L2 64 k
- Deux microcontrôleurs (MCU) Arm Cortex-R5F dans un sous-système MCU isolé
- Deux microcontrôleurs (MCU) Arm Cortex-R5F en partition de calcul générale
- Double sous-système de microprocesseur ARM Cortex-A72 64 bits jusqu'à 2,0 GHz, DMIPS 24K
- Sous-système de mémoire
- 1 Mo de RAM L3 sur puce avec ECC et cohérence
- Protection contre les erreurs ECC
- Cache cohérent partagé
- Prend en charge un moteur DMA interne
- Module d'interface mémoire externe (EMIF) avec ECC
- Prend en charge les types de mémoire LPDDR4 qui sont conformes à la spécification JESD209-4B. (pas de prise en charge des mémoires LPDDR4 en mode octet ou des mémoires avec des bits d'adresse de plus de 10 rangées)
- Prend en charge des vitesses jusqu'à 3 200 MT/s
- Bus de données 32 bits et 16 bits avec un bus ECC en ligne jusqu'à 12,8 Go/s
- Contrôleur de mémoire à usage général (GPMC)
- SRAM 512 ko sur puce dans le domaine principal, protégé par ECC
- 1 Mo de RAM L3 sur puce avec ECC et cohérence
- Virtualisation
- Prise en charge Hypervisor dans ARM Cortex-A72
- Sous-systèmes de traitement indépendants avec Arm Cortex-A72, Arm Cortex-R5F avec île microcontrôleur (MCU) de sécurité isolée
- Prise en charge de la virtualisation d'E/S
- Unité de virtualisation périphérique (PVU) pour un trafic périphérique à faible latence et une grande largeur de bande
- Prise en charge de pare-feu multi-régions pour l'isolement de la mémoire et des périphériques
- Prise en charge de la virtualisation avec Ethernet, PCIe et DMA
- Sécurité de l'appareil (sur certains numéros de pièces) :
-
- Démarrage sécurisé avec prise en charge sécurisée de la durée de fonctionnement
- Clé racine programmable par le client, jusqu'à RSA-4K ou ECC-512
- Module de sécurité matérielle intégré
- Accélérateurs de matériels de cryptographie – PKA avec ECC, AES, SHA, RNG, DES et 3DES
- Sécurité fonctionnelle :
- Cible conforme à la sécurité fonctionnelle (sur certaines références)
- Développé pour les applications de sécurité fonctionnelle
- La documentation sera disponible pour aider à la conception d'un système de sécurité fonctionnelle ISO 26262 et CEI 61508 jusqu'à ASIL-D/SIL-3 ciblé
- Capacité systématique jusqu'à ASIL-D/SIL-3 ciblé
- Intégrité matérielle jusqu'à ASIL-D/SIL-3 ciblée pour le domaine du MCU
- Intégrité matérielle jusqu'à ASIL-D/SIL-3 ciblée pour la partie de microcontrôleur (MCU) étendu (EMCU) du domaine principal
- Intégrité matérielle jusqu'à ASIL-B/SIL-2 ciblée pour le reste du domaine principal
- Isolement FFI fourni entre l'EMCU et le reste du domaine principal
- Certification liée à la sécurité
- ISO 26262 et CEI 61508 prévue
- Qualifié AEC-Q100 sur les variantes de numéros de pièce se terminant par Q1
- Cible conforme à la sécurité fonctionnelle (sur certaines références)
- Interfaces à haut débit
- Commutateur TSN/AVB Ethernet intégré prenant en charge jusqu'à 4 ports externes (DRA821U4) ou 2 ports externes (DRA821U2) :
- Un port prend en charge l'USXGMII/XFI 5 Go, 10 Go
- Tous les ports prennent en charge la SGMII 2,5 Go
- Tous les ports prennent en charge les SGMII/RGMII 1 Go
- DRA821U4 : tout port unique peut prendre en charge la QSGMII (en utilisant les quatre ports internes)
- Commutateur direct et stockage de la vitesse filaire sans blocage
- Prise en charge du routage InterVLAN (Layer3)
- Prise en charge de la synchronisation temporelle avec IEEE 1588 (Annexes D,E,F)
- Prise en charge TSN/AVB pour la planification du trafic, la mise en forme
- Fonction de miroir de port pour le débogage et les diagnostics
- Prise en charge des politiques et des limitations de débit
- Un port RGMII/RMII dans l'îlot MCU de sécurité
- Commutateur TSN/AVB Ethernet intégré prenant en charge jusqu'à 4 ports externes (DRA821U4) ou 2 ports externes (DRA821U2) :
- Un contrôleur PCI-Express Gen3 :
- Fonctionnement Gen1, Gen2et Gen3 avec négociation automatique
- 4 voies
- Un sous-système de périphérique à double rôle USB 3.1 Gen1 :
- Prend en charge la commutation de type-C
- Configurable indépendamment en tant qu'hôte USB, périphérique USB ou dispositif à double rôle USB
- Interfaces automobiles
- Vingt ports CAN-FD
- 12 récepteurs/émetteurs asynchrones universels (UART)
- 11 interfaces périphériques série (SPI)
- Un CAN à 8 canaux
- 10 circuits inter-intégrés (I2C™)
- 2 × circuits inter-intégrés améliorés (I3C)
- Interfaces audio
- 3 × modules de port série audio multicanal (McASP)
- Interfaces mémoire Flash
- Interface de carte multimédia intégrée (eMMC™ 5.1)
- Prend en charge des vitesses allant jusqu'à HS400
- Interface de carte multimédia intégrée (eMMC™ 5.1)
- Une interface Secure Digital 3.0/Secure Digital Input Output 3.0 (SD3.0/SDIO3.0)
- Une interface de contrôleur de mémoire HyperBus™ (HBMC) /Xccela™ /Octal SPI
- Technologie FinFET 16 nm
- Circuit imprimé IPC de classe 3 17,2 mm x 17,2 mm, pas de 0,8 mm
Applications
- Passerelles automobiles
- Ordinateur de véhicule
- Module de commande de carrosserie
- Unité de contrôle télématique
- V2X/V2V
- Passerelles d'automatisation d'usine
- Équipement de communications
- Transport industriel
- Passerelles d'automatisation de bâtiments
Ressources supplémentaires
- Composants logiciels Vector AUTOSAR, HSM et de mise en réseau pour le secteur automobile
- Environnement de développement intégré (IDE) Code Composer Studio™
- Kit de qualification de compilateur de sécurité
- Outil de configuration système
- Microprocesseur basé sur Arm®, microcontrôleur (MCU) basé sur Arm et outil de recherche tiers DSP
Schéma fonctionnel
Outils de développement associés
Texas Instruments Carte processeur commune J721EXCP01EVM
Évaluez les applications d'analyse de vision et de mise en réseau sur les marchés automobile et industriel.
Publié le: 2023-03-07
| Mis à jour le: 2024-01-16