Texas Instruments Désérialiseur DS90UR916Q-Q1 FPD-Link II
Le désérialiseur Texas Instruments DS90UR916Q FPD-Link II fonctionne avec le sérialiseur DS90UR905Q FPD-Link II pour fournir des données vidéo numériques 24 bits sur une seule paire différentielle. Le désérialiseur TI DS90UR916Q offre des fonctionnalités conçues pour améliorer la qualité d'image à l'écran. La structure de bus série à haute vitesse du système FPD-Link II facilite grandement la conception de systèmes en éliminant les problèmes de déphasage entre l'horloge et les données, réduit le nombre de broches du connecteur, réduit la taille de l'interconnexion, le poids et le coût et simplifie l'ensemble du tracé du PCB. De plus, le décodage interne CC équilibré est utilisé pour prendre en charge les interconnexions à couplage CA. Le sérialiseur DS90UR905Q incorpore l'horloge, équilibre la charge utile de données et décale les niveaux des signaux afin de générer une signalisation différentielle basse tension à haute vitesse.
The high speed serial bus scheme of FPD-Link II greatly eases system design by eliminating skew problems between clock and data, reduces the number of connector pins, reduces the interconnect size, weight, and cost, and overall eases PCB layout. In addition, internal DC balanced decoding is used to support AC-coupled interconnects. DS90UR905Q serializer embeds the clock, balances the data payload, and level shifts the signals to high-speed low voltage differential signaling.
The high speed serial bus scheme of FPD-Link II greatly eases system design by eliminating skew problems between clock and data, reduces the number of connector pins, reduces the interconnect size, weight, and cost, and overall eases PCB layout. In addition, internal DC balanced decoding is used to support AC-coupled interconnects. DS90UR905Q serializer embeds the clock, balances the data payload, and level shifts the signals to high-speed low voltage differential signaling.
Caractéristiques
- 5MHz-65MHz PCLK support (140Mbps-1.82Gbps)
- RGB888 + VS, HS, DE support
- Image enhancement - White balance LUTs and Adaptive Hi-FRC dithering
- AC coupled STP interconnect cable up to 10 meters
- @ Speed link BIST mode and reporting pin
- I2C compatible Serial Control Bus
- Power down mode minimizes power dissipation
- 1.8V or 3.3V compatible LVCMOS I/O interface
- Automotive grade product: AEC-Q100 Grade 2 qualified
- >8kV HBM and ISO 10605 ESD Rating
- FAST random data lock; no reference clock required
- Adjustable input receiver equalization
- LOCK (real time link status) reporting pin
- EMI minimization on output parallel bus (SSCG)
- Output Slew control (OS)
- Backward compatible mode for operation with older generation devices
Applications
- Automotive displays
- Navigation
- Entertainment
Block Diagram
