Texas Instruments Horloge de synchronisation réseau LMK5B12204
L'horloge de synchronisation réseau LMK5B12204 de Texas Instruments fournit un nettoyage de vacillement, une génération d'horloge, une surveillance avancée de l'horloge et des performances de commutation sans contact supérieures. Ces caractéristiques visent à répondre aux exigences de synchronisation strictes des infrastructures de communication et des applications industrielles. La gigue ultra-faible de dispositif et le rejet élevé de bruit d’alimentation électrique (PSNR) peuvent réduire les taux d’erreurs binaires (BER) dans des liaisons en série à hauts débits. Le LMK5B12204 de Texas Instruments peut générer des horloges de sortie à gigue efficace de 50 fs à l’aide de la technologie VCO brevetée à ondes acoustiques de volume (BAW) de TI, quelles que soient la gigue et la fréquence des entrées de XO et de référence.
Le DPLL prend en charge une largeur de bande de boucle programmable pour l'affaiblissement du vacillement et de la dérive, tandis que les deux APLL prennent en charge la conversion de fréquence fractionnée pour une génération d'horloge flexible. Les options de synchronisation prises en charge sur le DPLL comprennent une commutation sans contact avec annulation de phase, un maintien numérique et un mode DCO avec une taille d'incrément de fréquence inférieure à 0,001 ppb (partie par milliard) pour un guidage d'horloge de précision (esclave PTP IEEE 1588). Le DPLL peut verrouiller la phase à une entrée de référence de 1 pps (impulsion par seconde). Le bloc de surveillance d'entrée de référence avancé garantit une détection robuste des défauts d'horloge et aide à minimiser les perturbations d'horloge de sortie lorsqu'une perte de référence (LOR) se produit.
Le LMK5B12204 peut utiliser un TCXO ou OCXO basse fréquence couramment disponible pour définir la tenue de la fréquence de sortie en fonctionnement libre ou en maintien selon les normes de synchronisation. Sinon, le dispositif peut utiliser un XO standard lorsque la stabilité de la fréquence de fonctionnement libre ou de maintien et la dérive ne sont pas critiques. Le dispositif est entièrement programmable via l'interface I2C ou SPI et admet la configuration fréquentielle personnalisée d'activation avec l'EEPROM ou la ROM interne. L'EEPROM est préprogrammée en usine et peut être programmée dans le système si nécessaire.
Caractéristiques
- Une boucle numérique à verrouillage de phase (DPLL) avec
- Commutation transitoire de phase sans contact ±50 ps
- Largeur de bande de boucle programmable avec verrouillage rapide
- Synchronisation et maintien conformes aux normes à l'aide d'un TCXO/OCXO économique
- Deux boucles analogiques à verrouillage de phase (APLL) avec des performances de vacillement à la pointe de l'industrie
- Vacillement RMS 50 fs à 312,5 MHz (APLL1)
- Vacillement RMS 130 fs à 155,52 MHz (APLL2)
- Deux entrées d'horloge de référence
- Sélection des entrées en fonction des priorités
- Maintien numérique sur la perte de référence
- Quatre sorties d'horloge avec pilotes programmables
- Jusqu'à quatre fréquences de sortie différentes
- Formats de sortie CA-LVDS, CA-CML, CA-LVPECL, HCSL et LVCMOS 1,8 V
- EEPROM/ROM pour horloges personnalisées à la mise sous tension
- Options de configuration flexibles
- 1 Hz (1 PPS) à 800 MHz en entrée
- Entrée XO/TCXO/OCXO de 10 à 100 MHz
- < 0,001 ppb/pas pour un mode DCO à direction précise d’horloge (esclave IEEE 1588 PTP)
- Surveillance et état d'horloge avancés
- Interface I2C ou SPI
- PSSNR de -83 dBc (bruit de 50 mV c.-à-c. sur l’alimentation électrique de 3,3 V)
- Alimentation 3,3 V avec sorties 1,8 V, 2,5 V ou 3,3 V
- Plage de température industrielle de –40 °C à +85 ºC
Applications
- SyncE (G.8262), SONET/SDH (Stratum 3/3E, G.813, GR-1244, GR-253), horloge esclave PTP IEEE 1588 ou réseau de transport optique (G.709)
- Cartes de ligne 400 g, cartes en tissu pour commutateurs et routeurs Ethernet
- Station de base sans fil (BTS), liaison sans fil
- Test et mesure, imagerie médicale
- Nettoyage de vacillement, affaiblissement de dérive et génération d'horloge de référence pour les PHY, ASIC, FPGA, SoC et processeurs PAM-4 56 g/112 g
Schéma fonctionnel
Outils de développement associés
Texas Instruments Module d'évaluation (EVM) d'horloge LMK05318BEVM
Conçu pour l'évaluation du LMK05318B, un dispositif d'horloge de synchroniseur de réseau.